

5067

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

ОСНОВЫ ПРОЕКТИРОВАНИЯ СИСТЕМ НА КРИСТАЛЛЕ

Методические указания к лабораторным работам

Рязань 2016

УДК 621.396.61

Основы проектирования систем на кристалле: методические указания к лабораторным работам / Рязан. гос. радиотехн. ун-т.; сост. Е.В.Васильев. - Рязань, 2016. - 24 с.

Содержат рекомендации по выполнению цикла лабораторных работ.

Предназначены для студентов магистратуры направления «Радиотехника».

Ил. 21. Библиогр.: 7 назв.

Системы на кристалле, цифровая схемотехника, фазовая автоподстройка частоты

Печатается по решению редакционно-издательского совета Рязанского государственного радиотехнического университета.

Рецензент: кафедра радиотехнических устройств РГРТУ (зав. кафедрой д-р. техн. наук Ю.Н. Паршин)

Основы проектирования систем на кристалле

Составитель В а с и л ь е в Евгений Викторович

Редактор М.Е. Цветкова

Корректор С.В. Макушина

Подписано в печать 15.08.2016. Формат бумаги 60x84 1/16.
Бумага писчая. Печать трафаретная. Усл. печ. л. 1,5.

Тираж 50 экз. Заказ

Рязанский государственный радиотехнический университет.
390005, Рязань, ул. Гагарина, 59/1.

Редакционно-издательский центр РГРТУ.

Лабораторная работа № 1 Моделирование источников цифровых сигналов и цифровых логических схем

Цель работы

Приобретение навыков моделирования (создания, редактирования) цифровых схем на жесткой логике для уровня проектирования RTL цифровых СБИС.

Описание лабораторной работы

Для выполнения лабораторного задания откройте файл Adder283.cir (рис. 1.1). На схеме представлен 4-битный двоичный сумматор на жесткой логике. На его входы A1...A4 подается первое слагаемое, на входы B1...B4 – второе, причем входы с индексом 1 являются старшими разрядами слагаемых.

Результатом работы схемы является сумма двоичных чисел A и B с учетом внешнего бита переноса C0 (перенос формируется источником цифрового сигнала Stim1 с позиционным обозначением U42). Сумма появляется на выходах S1...S4, где старший разряд также отмечен индексом 1. При выходе результата за пределы разрядной сетки формируется бит переноса на выходе C4.

Слагаемые A и B формируются восьмиразрядным источником цифрового сигнала Stim8, имеющим позиционное обозначение U41. Его старший разряд помечен точкой на графическом обозначении источника. Дополнительно старшие разряды на схеме имеют пометку MSB. В модели источника цифровых сигналов Stim8 (рис. 1.2) параметры имеют следующие значения:

FORMAT=44 обозначает, что 4 старших бита и 4 младших бита источника используются отдельно и каждый из них описывается отдельным шестнадцатиричным числом;

COMMAND=BINARY задает имя совокупности команд, под которым в нижнем окошке описания модели будет задано конкретное поведение источника;

I/O MODEL=IO_STD обозначает стандартную модель входа-выхода источника;




Рис. 1.1

.DEFINE BINARY**+LABEL=START****+0NS INCR BY 11**

+100NS GOTO START -1 TIMES обозначает цикл, который бесконечное число раз возвращается на метку START с периодичностью 100 нс, при этом к каждой тетраде прибавляется по 1.

В окне задания на моделирование Transient Analysis указано выводить на график следующие сигналы (см. рис. 1.3, в порядке сверху вниз):

- слагаемое В в шестнадцатеричной форме;
- слагаемое А в шестнадцатеричной форме;
- сумма S в шестнадцатеричной форме;
- бит переноса суммы C4;
- слагаемое А в побитовой форме.

Задание для выполнения

1. Запустить моделирование Transient Analysis и убедиться в правильности работы схемы (рис. 1.4) с учетом переноса суммы.

2. Добиться, чтобы слагаемое А возросло с шагом 2, повторить моделирование и убедиться в правильности работы схемы, после чего вернуть инкремент 1.

3. Установить тактовый интервал (шаг изменения слагаемых во времени) 200 нс и убедиться в правильности работы схемы (для этого потребуется также увеличить интервал времени моделирования), после чего вернуть прежние параметры схемы.

4. Рассмотреть «иголки» - кратковременные ошибки суммирования. Найти интервал времени, через который нужно снимать правильные данные с выхода сумматора.

5. Изменить параметры источника внешнего переноса так, чтобы в какой-то момент времени по вашему выбору он формировал бит переноса. Найти влияние этого бита на работу сумматора.

6. Ввести в схему регистр, который будет запоминать результат работы сумматора, в качестве тактового сигнала для него написать источник Stim1. (Задание на усмотрение преподавателя.)




Рис. 1.2




Рис. 1.3




Рис. 1.4

Лабораторная работа № 2 Моделирование подсистемы ФАПЧ СБИС

Цель работы

Изучение принципов работы подсистемы ФАПЧ, использующейся для получения тактовых частот в СБИС.

Описание модели

Откройте файл CLOCK.cir, в котором находится модель подсистемы ФАПЧ (рис. 2.1).

В качестве импульсно-фазового детектора (ФД или PD) здесь выступает логический элемент U2 – «исключающее ИЛИ», к которому подводятся колебание опорной частоты от элемента U3 (внешнего по отношению к ИМС генератора GEN тактовой частоты) и колебание генератора, управляемого напряжением (ГУН или VCO) - непосредственно или через делитель частоты (DIV) на 6 или на 10. В качестве петлевого фильтра используется цепочка R1C1R2, которая при $R2 > 0$ становится пропорционально-интегрирующим фильтром (PIF).

Внешний тактовый генератор GEN формирует прямоугольное колебание с частотой 2 МГц. Петля ФАПЧ построена таким образом, что она может вырабатывать колебания с частотой 20 МГц, 12 МГц и 2 МГц, синхронизированные по фазе с частотой внешнего генератора. Выходом тактовой частоты для ИМС является выход буферного логического вентиля (BUF), перед которым обычно включают компаратор (COMP).

При переходе в режим Transient Analysis мы получаем графики, расположенные на двух системах координат (рис. 2.2, пояснения на рис. 2.3):

- на верхней системе координат построены цифровые сигналы, подаваемые на ФД с опорного генератора (на экране - зеленый цвет) и с выхода ГУН (на экране - синий цвет) или с выходов делителя частоты (на экране - черный и красный цвета);

- на нижней системе координат находится управляющее напряжение, подаваемое на вход ГУН.




Рис. 2.1




Рис. 2.2




Рис. 2.3

Задание для выполнения

1. Установите начальное значение (центральную частоту) ГУН, равную 2 МГц. Это можно сделать непосредственно на схеме модели, щелкнув дважды мышью на строке "Param:F0=2meg" в макросе X1. Проверьте: верхний вход ФД подключен к выходу буфера непосредственно, минуя делитель частоты; R2 = 10. В задании на моделирование Transient Analysis limits установите Time Range 0,5 мс. Запустите моделирование в режиме Transient Analysis кнопкой RUN. По форме напряжения на входе ГУН (нижняя система координат) можно судить о том, когда заканчивается переходной процесс установления частоты в петле ФАПЧ. Зарисуйте в отчет этот график, а также 5...10 периодов графиков входных цифровых сигналов ФД [зеленый d(f0) и синий d(1/1) графики с верхней системы координат] во время переход-

ного процесса установления частоты и после окончания этого процесса. Обратите внимание на постоянство сдвига фазы между этими графиками в последнем случае.

2. Снимите зависимость управляющего напряжения ГУН $v(v_{co})$ от начальной расстройки ГУН относительно частоты опорного колебания 2000 кГц. Для этого в строке “Param:F0=...meg” макроса ГУН X1 устанавливайте частоты $(2000 \pm N)$ кГц, где $N = 0, 1 \dots 10$, после чего запускайте моделирование и записывайте **установившееся** значение напряжения $v(v_{co})$ в зависимости от N . Снимать зависимость следует прекратить после срыва синхронизации (в отсутствие установившегося значения управляющего напряжения ГУН). Постройте в отчете график полученной зависимости.

Снимите ту же зависимость при удалении из петли ФАПЧ пропорционально-интегрирующего фильтра. Для этого установите $R2 = 0$ Ом и повторите моделирование так, как вы это делали согласно требованиям предыдущего абзаца. Постройте в отчете график полученной зависимости, желательно на той же системе координат, что и график, построенный ранее.

Возвратите $R2 = 10$. Сделайте вывод о влиянии петлевого фильтра на полосу синхронизации петли ФАПЧ.

3. Исследование петли ФАПЧ в режиме умножения частоты

Не изменяя настроек предыдущего пункта, запустите моделирование. Растянув окно верхнего графика, убедитесь, что на соответствующих выходах делителя частоты присутствуют цифровые сигналы с частотами, в 6 и в 10 раз меньшими, чем на выходе ГУН.

Переключите нижний вход ФД на выход делителя частоты «1/10». Установите центральную частоту ГУН 20 МГц. Запустите моделирование и убедитесь, что теперь (на верхней системе координат) совпадают частоты цифровых сигналов $d(f_0)$ и $d(1/10)$.

Переключите нижний вход ФД на выход делителя частоты «1/6». Установите центральную частоту ГУН 12 МГц. Запустите моделирование и убедитесь, что теперь (на верхней системе координат) совпадают частоты цифровых сигналов $d(f_0)$ и $d(1/6)$.

Снимите зависимость управляющего напряжения ГУН $v(v_{co})$ от начальной расстройки ГУН относительно умноженной частоты

опорного колебания $2 \text{ МГц} * 6 = 12 \text{ МГц}$. Постройте в отчете график полученной зависимости.

4. В генераторе внешнего сигнала U3 измените настройки таким образом, чтобы он формировал сигнал с частотой, указанной преподавателем. Добейтесь, чтобы петля ФАПЧ синхронизировалась в режиме повторения внешней частоты, а также в режимах умножения на 6 и на 10. (Задание на усмотрение преподавателя.)

Сделайте выводы по проделанной работе.

Лабораторная работа № 3 **Создание и редактирование средствами САД-программ** **списка электрических соединений**

Цель работы

Приобретение навыков работы со списками электрических соединений аналогово-цифровых схем в САД-программах.

Описание лабораторной работы

В процессе разработки радиоэлектронного устройства, в том числе и интегрального микроэлектронного устройства, т.е. ИМС, возникает необходимость генерирования списка электрических соединений в соответствии с имеющейся принципиальной электрической схемой для передачи разработки на дальнейший этап размещения элементов и трассировки соединительных дорожек. В данной лабораторной работе в качестве исходной принципиальной электрической схемы используется аналогово-цифровая схема радиомодема, содержащая микроконтроллер (DD2), ИМС радиointерфейса (DA2), вспомогательные ИМС и пассивные элементы (рис. 3.1). Файл с принципиальной электрической схемой для данной лабораторной работы - labor3.sch.

Для успешного выполнения лабораторной работы необходимо загрузить в программы Shematic и PCB все использующиеся библиотеки элементов, собранные в папке (директории) с именем «2011» или «2012», список этих библиотек приведен на рис. 3.2.

Выполнить загрузку библиотек компонентов или убедиться в том, что они уже загружены, можно в меню Library\Setup указанных программ.




Рис. 3.1

Задание для выполнения

1. Вызовите в программе Schematic файл с принципиальной электрической схемой для данной лабораторной работы labor3.sch и обязательно пересохраните его под другим именем, с этим новым файлом и работайте в дальнейшем.

Двойным щелчком левой кнопки мыши на проводнике или щелчком правой кнопки с последующим обращением к подменю Properties\Net рассмотрите и запишите в отчет списки выводов элементов, к которым подключены цепи: CLKOUT, INT/LOCK, SDATA.

2. Сформируйте список электрических соединений для данной схемы. Для этого воспользуйтесь командой Generate Netlist из меню Utils. В появившемся диалоговом окне задайте имя файла со списком соединений, совпадающее с именем файла с принципиальной электрической схемой (см. рис. 3.3).




Рис. 3.2

С помощью любого текстового редактора («Блокнот» и т.п.) откройте сгенерированный список соединений. Найдите в тексте файла

описания цепей CLKOUT, INT/LOCK, SDATA и сравните их с записанными вами ранее в отчет по принципиальной схеме.

3. Откройте в программе PCB сгенерированный список соединений. Для этого воспользуйтесь командой Load Netlist из меню Utils и в появившемся диалоговом окне задайте имя файла со списком соединений (рис. 3.4).

Прочитайте сообщение о предупреждении в появившемся окне, затем закройте это окно. В результате вы должны получить на экране совокупность компонентов электрической схемы и соединений (на экране – тонких синих линий) в соответствии со списком соединений, как на рис. 3.5.




Рис. 3.3

4. Найдите соединение, соответствующее на принципиальной схеме цепи +3.3А. Для этого отметьте эту цепь на принципиальной схеме с помощью щелчка правой кнопкой мыши и команды Highlight Net. Вернувшись в программу PCB, найдите автоматически выделенную бирюзовым цветом линию, соответствующую цепи +3.3А. Погасите эту цепь в PCB с помощью щелчка правой кнопкой мыши и команды Unhighlight Net и проследите, чтобы она погасла и в программе Schematic.

5. Найдите микроконтроллер DD2 в окне программы PCB. Для этого отметьте его на принципиальной схеме с помощью щелчка правой кнопкой мыши и команды Highlight. Вернувшись в программу PCB, найдите автоматически выделенную бирюзовым цветом ИМС

данного микроконтроллера. Погасите его в PCB с помощью щелчка правой кнопкой мыши и команды Unhighlight и проследите, чтобы он погас и в программе Schematic.





Рис. 3.4

6. Выполните в автоматическом режиме редактирование списка соединений в соответствии с изменением принципиальной схемы. Для этого в обеих программах включите режим обмена изменениями



Echo нажатием в меню кнопки . Введите в принципиальную схему какой-либо пассивный компонент, например резистор, параллельно какому-либо имеющемуся на схеме элементу и сохраните файл со схемой. В появившемся диалоговом окне введите имя файла, в котором предполагается сохранить запись о введенном в схему изменении, после чего нажмите кнопку «Append ECHOs to File», см. рис. 3.6.




Рис. 3.5




Рис. 3.6

Перейдите в программу PCB и вызовите именно ваш файл с записью об изменении, для чего выполните команду Import ECOs меню Utils. После этого убедитесь в появлении среди компонентов в окне программы PCB введенного вами в схему компонента с соответствующими линиями соединений.

Аналогичным образом удалите введенный вами элемент из списка соединений в программе PCB так, чтобы он исчез и из принципиальной схемы.

7. Вызовите файл с уже готовой трассировкой labor3.pcb (рис. 3.7), сохраните его под другим именем и повторите с ним действия, описанные в пп. 4 – 6.

Сделайте выводы по проделанной работе.




Рис. 3.7

Лабораторная работа № 4 Трассировка средствами CAD-программ

Цель работы

Приобретение навыков трассировки электрических схем в CAD-программах.

Описание лабораторной работы

В процессе разработки радиоэлектронного устройства, в том числе и интегрального микроэлектронного устройства, т.е. ИМС, возникает необходимость трассировки (разводки проводников в кристалле или на печатной плате) в соответствии с имеющейся принципиальной электрической схемой. В данной лабораторной работе в качестве исходной принципиальной электрической схемы используется простейшая аналоговая схема логарифмического амплитудного детектора (измерителя мощности радиосигнала), применяемая в передатчиках радиоустройств различного назначения (рис. 4.1). Файл с принципиальной электрической схемой для данной лабораторной работы – labor4.sch.




Рис. 4.1

Для успешного выполнения лабораторной работы необходимо загрузить в программы Schematic и PCB все используемые библиоте-

ки элементов, собранные в папке (директории) с именем «2011» или «2012». Список этих библиотек приведен на рис. 4.2. Выполнить загрузку библиотек компонентов или убедиться в том, что они уже загружены, можно в меню Library\Setup указанных программ.




Рис. 4.2

Задание для выполнения

1. Вызовите в программе Schematic файл с принципиальной электрической схемой для данной лабораторной работы labor4.sch и **обязательно пересохраните его под другим именем, с этим новым файлом и работайте в дальнейшем.**

2. Сгенерируйте список электрических соединений для данной схемы. Для этого воспользуйтесь командой Generate Netlist из меню Utils. В появившемся диалоговом окне задайте имя файла со списком соединений, совпадающее с именем файла с принципиальной электрической схемой (при выполнении этого пункта пользуйтесь навыками, полученными в лабораторной работе № 3).

Откройте в программе PCB сгенерированный список соединений. Для этого воспользуйтесь командой Load Netlist из меню Utils и в появившемся диалоговом окне задайте имя файла со списком соединений. В результате вы должны получить на экране совокупность компонентов электрической схемы и соединений (на экране – тонких синих линий) в соответствии со списком соединений, как на рис. 4.3.





Рис. 4.3.

3. Осуществите расстановку элементов таким образом, чтобы все соединения были по возможности кратчайшими и не пересекались. Перед размещением элемента перетащите его позиционное обозначение непосредственно на его корпус. Вариант расстановки показан на рис. 4.4.

4. Укажите в меню Options\Layers в качестве сигнальных (S) слоев Top и Bottom и сделайте их активными по образцу, показанному на рис. 4.5. Для этого надо пометить слои Top и Bottom символом «A», тогда на них будет возможно размещение проводников.

Укажите в меню Options\Design Rules минимальные зазоры между дорожками, выводами элементов, переходными отверстиями и т.п. по образцу, показанному на рис. 4.6.

5. Включите автоматический контроль ошибок кнопкой “DRC” в меню. На слое Top проведите несколько дорожек вручную, пользуясь одной из кнопок .

6. Осуществите автоматическую трассировку оставшихся дорожек одной из программ меню Route\Autorouters. Откорректируйте результаты автотрассировки.

7. Нанесите на плату металлизацию, соединенную с цепью GND (по указанию преподавателя - на имеющемся сигнальном слое или специально создайте слой для металлизации).

Результат работы по трассировке может выглядеть так, как показано на рис. 4.7.




Рис. 4.4.




Рис. 4.5.




Рис. 4.6.




Рис. 4.7

Библиографический список

1. Немудров В., Мартин Г. Системы-на-кристалле. Проектирование и развитие. – М.: Техносфера, 2004. – 216 с.
2. Евтушенко Н., Немудров В., Сырцов И. Методология проектирования систем на кристалле: Основные принципы, методы, программные средства // Электроника: Наука, Технология, Бизнес. 2003. № 7. С. 7 – 11.
3. Бухтеев А. Методы и средства проектирования систем на кристалле // Chip News. 2003. № 4 (77). С. 4 - 14.
4. Иванов А. САПР фирмы Cadence. Общий обзор // Электроника: Наука, Технология, Бизнес. 2003. №5.
5. Разевиг В.Д. Система проектирования печатных плат ACCEL EDA 15 (P-CAD 2000). – М.: Солон-Р, 2001. – 416 с.
6. Бродин В.Б., Калинин А.В. Системы на микроконтроллерах и БИС программируемой логики. – М.: Издательство ЭКОМ, 2002. – 400 с.
7. Разевиг В.Д. Система схемотехнического моделирования и проектирования печатных плат Design Center (PSpice). М.: СК-Пресс, 1996. 272 с.

Содержание

Лабораторная работа № 1. Моделирование источников цифровых сигналов и цифровых логических схем	1
Лабораторная работа № 2. Моделирование подсистемы ФАПЧ СБИС	6
Лабораторная работа № 3. Создание и редактирование средствами САД-программ списка электрических соединений	10
Лабораторная работа № 4. Трассировка средствами САД-программ	18