

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
**ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ
УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
"РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
ИМЕНИ В.Ф. УТКИНА"**

СОГЛАСОВАНО
Зав. выпускающей кафедры

УТВЕРЖДАЮ

Микропроцессорные устройства систем управления
рабочая программа дисциплины (модуля)

Закреплена за кафедрой	Автоматики и информационных технологий в управлении
Учебный план	27.03.04_25_00.plx 27.03.04 Управление в технических системах
Квалификация	бакалавр
Форма обучения	очная
Общая трудоемкость	7 ЗЕТ

Распределение часов дисциплины по семестрам

Семестр (<Курс>.<Семестр на курсе>)	5 (3.1)		6 (3.2)		Итого	
Неделя	16		16			
Вид занятий	УП	РП	УП	РП	УП	РП
Лекции	32	32	32	32	64	64
Лабораторные			16	16	16	16
Практические	16	16	16	16	32	32
Иная контактная работа	0,35	0,35	0,55	0,55	0,9	0,9
Консультирование перед экзаменом и практикой	2	2			2	2
Итого ауд.	50,35	50,35	64,55	64,55	114,9	114,9
Контактная работа	50,35	50,35	64,55	64,55	114,9	114,9
Сам. работа	49	49	23	23	72	72
Часы на контроль	44,65	44,65	8,75	8,75	53,4	53,4
Письменная работа на курсе			11,7	11,7	11,7	11,7
Итого	144	144	108	108	252	252

г. Рязань

Программу составил(и):

к.т.н., зав. каф., Бабаян Павел Вартанович

Рабочая программа дисциплины

Микропроцессорные устройства систем управления

разработана в соответствии с ФГОС ВО:

ФГОС ВО - бакалавриат по направлению подготовки 27.03.04 Управление в технических системах (приказ Минобрнауки России от 31.07.2020 г. № 871)

составлена на основании учебного плана:

27.03.04 Управление в технических системах

утвержденного учёным советом вуза от 28.02.2025 протокол № 8.

Рабочая программа одобрена на заседании кафедры

Автоматики и информационных технологий в управлении

Протокол от 18.04.2025 г. № 6

Срок действия программы: 20252029 уч.г.

Зав. кафедрой Бабаян Павел Вартанович

Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсуждена и одобрена для
исполнения в 2026-2027 учебном году на заседании кафедры
Автоматики и информационных технологий в управлении

Протокол от ____ 2026 г. № ____

Зав. кафедрой _____

Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсуждена и одобрена для
исполнения в 2027-2028 учебном году на заседании кафедры
Автоматики и информационных технологий в управлении

Протокол от ____ 2027 г. № ____

Зав. кафедрой _____

Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсуждена и одобрена для
исполнения в 2028-2029 учебном году на заседании кафедры
Автоматики и информационных технологий в управлении

Протокол от ____ 2028 г. № ____

Зав. кафедрой _____

Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсуждена и одобрена для
исполнения в 2029-2030 учебном году на заседании кафедры

Автоматики и информационных технологий в управлении

Протокол от ____ 2029 г. № ____

Зав. кафедрой _____

1. ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ)	
1.1	Целью освоения дисциплины «Микропроцессорные устройства систем управления» является ознакомление студентов с основными принципами функционирования и архитектурой построения современных вычислительных устройств как современной комплексной науки, используемой для практического применения по специальности.
1.2	Задачи дисциплины: изучение информационно-логических основ построения ЭВМ и современных микропроцессорных систем; принципы организации и основы программирования микроконтроллеров и цифровых процессоров обработки сигналов; принципы и средства организации обмена данными ядра вычислительного устройства с датчиками и исполнительными устройствами объектов управления; правила создания программного обеспечения для систем управления техническими объектами; способы применения микропроцессорных устройств в технических системах управления.

2. МЕСТО ДИСЦИПЛИНЫ (МОДУЛЯ) В СТРУКТУРЕ ОБРАЗОВАТЕЛЬНОЙ ПРОГРАММЫ	
Цикл (раздел) ОП:	Б1.О
2.1	Требования к предварительной подготовке обучающегося:
2.1.1	Информатика
2.1.2	Математика
2.1.3	Методы оптимизации
2.1.4	Численные методы
2.1.5	Теория автоматического управления
2.1.6	Программирование и основы алгоритмизации
2.2	Дисциплины (модули) и практики, для которых освоение данной дисциплины (модуля) необходимо как предшествующее:
2.2.1	Научно-исследовательская работа
2.2.2	Преддипломная практика
2.2.3	Выполнение, подготовка к процедуре защиты и защита выпускной квалификационной работы
2.2.4	Проектирование систем управления

3. КОМПЕТЕНЦИИ ОБУЧАЮЩЕГОСЯ, ФОРМИРУЕМЫЕ В РЕЗУЛЬТАТЕ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ)	
ОПК-7: Способен производить необходимые расчёты отдельных блоков и устройств систем контроля, автоматизации и управления, выбирать стандартные средства автоматики, измерительной и вычислительной техники при проектировании систем автоматизации и управления	
ОПК-7.1. Производит необходимые расчеты отдельных блоков и устройств систем контроля, автоматизации и управления при проектировании систем автоматизации и управления	
Знать подходы к проектированию систем автоматизации и управления, построению отдельных блоков и устройств контроля, автоматизации и управления.	
Уметь производить необходимые расчеты отдельных блоков и устройств систем контроля, автоматизации и управления при проектировании систем автоматизации и управления	
Владеть методикой расчета отдельных блоков и устройств систем контроля, автоматизации и управления при проектировании систем автоматизации и управления	
ОПК-7.2. Выбирает стандартные средства автоматики, измерительной и вычислительной техники при проектировании систем автоматизации и управления	
Знать основные технические характеристики и параметры стандартных средств автоматики, измерительной и вычислительной техники, требуемые при проектировании систем автоматизации и управления	
Уметь выбирать стандартные средства автоматики, измерительной и вычислительной техники при проектировании систем автоматизации и управления	
Владеть методикой выбора стандартных средств автоматики, измерительной и вычислительной техники при проектировании систем автоматизации и управления	

В результате освоения дисциплины (модуля) обучающийся должен

3.1	Знать:
------------	---------------

3.1.1	принципы и этапы проектирования микропроцессорных вычислительных систем автоматизации, принципы работы и методы расчета отдельных блоков и устройств систем контроля, автоматизации и управления, организацию устройств сопряжения с объектами вычислительных устройств, методику и инструменты создания и отладки управляющих программ
3.2	Уметь:
3.2.1	применять полученные знания к решению практических задач с помощью стандартных средств автоматики, измерительной и вычислительной техники
3.3	Владеть:
3.3.1	современными подходами к разработке компьютерных устройств управления техническими объектами, расчета блоков и устройств систем контроля, автоматизации и управления

4. СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)

Код занятия	Наименование разделов и тем /вид занятия/	Семестр / Курс	Часов	Компетенции	Литература	Форма контроля
	Раздел 1. Основные понятия вычислительной техники и принципы построения ЭВМ.					
1.1	Основные принципы построения ЭВМ. Фоннеймановская архитектура ЭВМ. Понятие интерфейса. Вычислительная система как единство программных и аппаратных средств /Тема/	5	0			Экзамен
1.2	Основные принципы построения ЭВМ. Фоннеймановская архитектура ЭВМ. Понятие интерфейса. Вычислительная система как единство программных и аппаратных средств /Лек/	5	1	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2 Л1.5Л3.2 Э1 Э2 Э3 Э4 Э5	Экзамен
1.3	Основные принципы построения ЭВМ. Фоннеймановская архитектура ЭВМ. Понятие интерфейса. Вычислительная система как единство программных и аппаратных средств /Ср/	5	2	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2 Л1.5Л3.2 Э1 Э2 Э3 Э4 Э5	Экзамен
1.4	Классификация и основные характеристики ЭВМ. Режимы работы и модели вычислений. Структуры многопроцессорных систем /Тема/	5	0			Экзамен
1.5	Классификация и основные характеристики ЭВМ. Режимы работы и модели вычислений. Структуры многопроцессорных систем /Лек/	5	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.5Л3.2 Э1 Э2 Э3 Э4 Э5	Экзамен
1.6	Классификация и основные характеристики ЭВМ. Режимы работы и модели вычислений. Структуры многопроцессорных систем /Ср/	5	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.5Л3.2 Э1 Э2 Э3 Э4 Э5	Экзамен
	Раздел 2. Организация памяти в ЭВМ					
2.1	Иерархическая структура памяти в ЭВМ. Модели памяти. Типы интегральной памяти /Тема/	5	0			Экзамен
2.2	Иерархическая структура памяти в ЭВМ. Модели памяти. Типы интегральной памяти /Лек/	5	2	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л3.2 Э2 Э3 Э4 Э5	Экзамен

2.3	Иерархическая структура памяти в ЭВМ. Модели памяти. Типы интегральной памяти /Ср/	5	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л3.2 Э2 Э3 Э4 Э5	Экзамен
	Раздел 3. Системные устройства вычислительной машины					
3.1	Арифметико-логическое устройство. Устройство управления. Понятие о комбинационной схеме и цифровом автомате /Тема/	5	0			Экзамен
3.2	Арифметико-логическое устройство. Устройство управления. Понятие о комбинационной схеме и цифровом автомате /Лек/	5	3	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л3.2 Э2 Э3 Э4 Э5	Экзамен
3.3	Арифметико-логическое устройство. Устройство управления. Понятие о комбинационной схеме и цифровом автомате /Ср/	5	3	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л3.2 Э2 Э3 Э4 Э5	Экзамен
3.4	Организация прерываний в ЭВМ. Программируемый контроллер прерываний /Тема/	5	0			Экзамен
3.5	Организация прерываний в ЭВМ. Программируемый контроллер прерываний /Лек/	5	2	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.3Л3.2 Э2 Э3 Э4 Э5	Экзамен
3.6	Организация прерываний в ЭВМ. Программируемый контроллер прерываний /Ср/	5	3	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.3Л3.2 Э2 Э3 Э4 Э5	Экзамен
	Раздел 4. Основы микропроцессорной техники					
4.1	Классификация микропроцессоров. Микроконтроллеры и цифровые процессоры обработки сигналов – отдельный класс МП /Тема/	5	0			Экзамен
4.2	Классификация микропроцессоров. Микроконтроллеры и цифровые процессоры обработки сигналов – отдельный класс МП /Лек/	5	1	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1Л2.1Л3. 2 Э2 Э3 Э4 Э5	Экзамен
4.3	Классификация микропроцессоров. Микроконтроллеры и цифровые процессоры обработки сигналов – отдельный класс МП /Ср/	5	2	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1Л2.1Л3. 2 Э2 Э3 Э4 Э5	Экзамен
4.4	Архитектура МП K1810BM86 (i8086). Программная модель. Сегментная организация памяти. /Тема/	5	0			Экзамен, лабораторная работа

4.5	Архитектура МП K1810BM86 (i8086). Программная модель. Сегментная организация памяти. /Лек/	5	9	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.3Л3.2 Э2 Э3 Э4 Э5	Экзамен
4.6	Архитектура МП K1810BM86 (i8086). Программная модель. Сегментная организация памяти. /Пр/	5	8	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.3Л3.1 Л3.2 Э2 Э3 Э4 Э5	Лабораторная работа
4.7	Архитектура МП K1810BM86 (i8086). Программная модель. Сегментная организация памяти. /Ср/	5	9	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.3Л2.2Л3. 2 Э2 Э3 Э4 Э5	Экзамен
4.8	Основы языка ассемблера i8086. Директивы и операторы языка ассемблера /Тема/	5	0			Экзамен, лабораторная работа
4.9	Основы языка ассемблера i8086. Директивы и операторы языка ассемблера /Лек/	5	2	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.4Л2.3Л3. 2 Э2 Э3 Э4 Э5	Экзамен
4.10	Основы языка ассемблера i8086. Директивы и операторы языка ассемблера /Пр/	5	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.4Л2.3Л3. 1 Л3.2 Э2 Э3 Э4 Э5	Лабораторная работа
4.11	Основы языка ассемблера i8086. Директивы и операторы языка ассемблера /Ср/	5	5	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.4Л2.3Л3. 2 Э2 Э3 Э4 Э5	Экзамен
4.12	Программная модель современных МП. Пользовательские регистры, системные регистры, формат команд, адресация операндов, управление памятью МП. Понятие дескрипторов и дескрипторных таблиц. Уровни привилегий, организация защиты памяти /Тема/	5	0			Экзамен, лабораторная работа
4.13	Программная модель современных МП. Пользовательские регистры, системные регистры, формат команд, адресация операндов, управление памятью МП. Понятие дескрипторов и дескрипторных таблиц. Уровни привилегий, организация защиты памяти /Лек/	5	3	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л2.3Л3. 2 Э2 Э3 Э4 Э5	Экзамен
4.14	Программная модель современных МП. Пользовательские регистры, системные регистры, формат команд, адресация операндов, управление памятью МП. Понятие дескрипторов и дескрипторных таблиц. Уровни привилегий, организация защиты памяти /Пр/	5	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л2.3Л3. 1 Л3.2 Э2 Э3 Э4 Э5	Лабораторная работа

4.15	Программная модель современных МП. Пользовательские регистры, системные регистры, формат команд, адресация операндов, управление памятью МП. Понятие дескрипторов и дескрипторных таблиц. Уровни привилегий, организация защиты памяти /Ср/	5	5	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л2.3Л3. 2 Э2 Э3 Э4 Э5	Экзамен
	Раздел 5. Принципы обмена данными в ВМ. Интерфейсы ВМ					
5.1	Назначение, принципы построения и классификация устройств ввода – вывода. Принципы организации обмена данными между ядром ЭВМ и периферийными устройствами. БИС программируемых устройств ввода-вывода /Тема/	5	0			Экзамен
5.2	Назначение, принципы построения и классификация устройств ввода – вывода. Принципы организации обмена данными между ядром ЭВМ и периферийными устройствами. БИС программируемых устройств ввода-вывода /Лек/	5	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л2.3Л3. 2 Э2 Э3 Э4 Э5	Экзамен
5.3	Назначение, принципы построения и классификация устройств ввода – вывода. Принципы организации обмена данными между ядром ЭВМ и периферийными устройствами. БИС программируемых устройств ввода-вывода /Ср/	5	6	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л2.3Л3. 2 Э2 Э3 Э4 Э5	Экзамен
5.4	Особенности организации интерфейсов в ПЭВМ /Тема/	5	0			Экзамен
5.5	Особенности организации интерфейсов в ПЭВМ /Лек/	5	1	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.3Л2.2Л3. 2 Э2 Э3 Э4 Э5	Экзамен
5.6	Особенности организации интерфейсов в ПЭВМ /Ср/	5	6	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.3Л2.2Л3. 2 Э2 Э3 Э4 Э5	Экзамен
	Раздел 6. Промежуточная аттестация					
6.1	Подготовка к экзамену. Иная контактная работа /Тема/	5	0			
6.2	Сдача экзамена /ИКР/	5	0,35	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В		экзамен
6.3	Консультация перед экзаменом /Кнс/	5	2	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В		Экзамен
6.4	Подготовка к экзамену /Экзамен/	5	44,65	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5Л2.1 Л2.2 Л2.3Л3.1 Л3.2 Э1 Э2 Э3 Э4 Э5	Экзамен

	Раздел 7. Микроконтроллерные устройства в системах управления					
7.1	Функции и задачи, решаемые ВС в системах управления. Иерархическая структура управления – иерархия ВС СУ. Классификация вычислительных средств в системах управления /Тема/	6	0			Зачет
7.2	Функции и задачи, решаемые ВС в системах управления. Иерархическая структура управления – иерархия ВС СУ. Классификация вычислительных средств в системах управления /Лек/	6	5	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л2.1 Л2.3Л3.2 Э1 Э2 Э3 Э4 Э5	Зачет
7.3	Функции и задачи, решаемые ВС в системах управления. Иерархическая структура управления – иерархия ВС СУ. Классификация вычислительных средств в системах управления /Ср/	6	6	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л2.1 Л2.3Л3.2 Э1 Э2 Э3 Э4 Э5	Зачет
	Раздел 8. Однокристальные микроконтроллеры					
8.1	Общая организация однокристальных микроконтроллеров. Общая организация ЦПОС. Сферы применения МК и ЦПОС. Семейства МК. Общая характеристика семейства MCS-51 (МК-51). Общая структурная схема МК-51 /Тема/	6	0			Зачет, курсовая работа
8.2	Общая организация однокристальных микроконтроллеров. Общая организация ЦПОС. Сферы применения МК и ЦПОС. Семейства МК. Общая характеристика семейства MCS-51 (МК-51). Общая структурная схема МК-51 /Лек/	6	6	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л2.2Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
8.3	Общая организация однокристальных микроконтроллеров. Общая организация ЦПОС. Сферы применения МК и ЦПОС. Семейства МК. Общая характеристика семейства MCS-51 (МК-51). Общая структурная схема МК-51 /Ср/	6	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л2.2Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
8.4	Методы снижения энергопотребления в МК. Регистр управления энергопотреблением МК-51. Параллельные и последовательные порты. Организация памяти в МК51. Доступ к внешней памяти. Блок таймеров – счетчиков. Организация прерываний МК51. Система команд МК-51 /Тема/	6	0			Зачет, лабораторная работа, курсовая работа
8.5	Методы снижения энергопотребления в МК. Регистр управления энергопотреблением МК-51. Параллельные и последовательные порты. Организация памяти в МК51. Доступ к внешней памяти. Блок таймеров – счетчиков. Организация прерываний МК51. Система команд МК-51 /Лек/	6	16	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.2Л2.1Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
8.6	Методы снижения энергопотребления в МК. Регистр управления энергопотреблением МК-51. Параллельные и последовательные порты. Организация памяти в МК51. Доступ к внешней памяти. Блок таймеров – счетчиков. Организация прерываний МК51. Система команд МК-51 /Пр/	6	10	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.4Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа

8.7	Методы снижения энергопотребления в МК. Регистр управления энергопотреблением МК-51. Параллельные и последовательные порты. Организация памяти в МК51. Доступ к внешней памяти. Блок таймеров – счетчиков. Организация прерываний МК51. Система команд МК-51 /Лаб/	6	8	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.4Л3.1 Л3.2	Лабораторная работа
8.8	Методы снижения энергопотребления в МК. Регистр управления энергопотреблением МК-51. Параллельные и последовательные порты. Организация памяти в МК51. Доступ к внешней памяти. Блок таймеров – счетчиков. Организация прерываний МК51. Система команд МК-51 /Ср/	6	6	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.4Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
Раздел 9. Устройства сопряжения с объектом						
9.1	Основные функции и основы построения УСО. Подсистемы аналогового и дискретного ввода, подсистемы аналогового и дискретного вывода. Примеры реализации УСО /Тема/	6	0			Зачет, лабораторная работа, курсовая работа
9.2	Основные функции и основы построения УСО. Подсистемы аналогового и дискретного ввода, подсистемы аналогового и дискретного вывода. Примеры реализации УСО /Лек/	6	2	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л2.1Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
9.3	Основные функции и основы построения УСО. Подсистемы аналогового и дискретного ввода, подсистемы аналогового и дискретного вывода. Примеры реализации УСО /Пр/	6	2	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л2.1Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
9.4	Основные функции и основы построения УСО. Подсистемы аналогового и дискретного ввода, подсистемы аналогового и дискретного вывода. Примеры реализации УСО /Лаб/	6	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л2.1Л3.1 Л3.2	Лабораторная работа
9.5	Основные функции и основы построения УСО. Подсистемы аналогового и дискретного ввода, подсистемы аналогового и дискретного вывода. Примеры реализации УСО /Ср/	6	3	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л2.1Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
Раздел 10. Цифровые процессоры обработки сигналов						
10.1	Общая характеристика ЦПОС. Платформы ЦПОС «С2000», «С5000», «С6000» фирмы TI. Процессор TMS320C20X. Ядро «С2000». Организация адресного пространства. Генерация адреса памяти данных «С2000». Платформа «С6000»: архитектура VelociTI; вычислительное ядро; организация памяти данных /Тема/	6	0			Зачет, лабораторная работа, курсовая работа
10.2	Общая характеристика ЦПОС. Платформы ЦПОС «С2000», «С5000», «С6000» фирмы TI. Процессор TMS320C20X. Ядро «С2000». Организация адресного пространства. Генерация адреса памяти данных «С2000». Платформа «С6000»: архитектура VelociTI; вычислительное ядро; организация памяти данных /Лек/	6	3	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа

10.3	Общая характеристика ЦПОС. Платформы ЦПОС «С2000», «С5000», «С6000» фирмы TI. Процессор TMS320C20X. Ядро «С2000». Организация адресного пространства. Генерация адреса памяти данных «С2000». Платформа «С6000»: архитектура Velocity; вычислительное ядро; организация памяти данных /Пр/	6	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
10.4	Общая характеристика ЦПОС. Платформы ЦПОС «С2000», «С5000», «С6000» фирмы TI. Процессор TMS320C20X. Ядро «С2000». Организация адресного пространства. Генерация адреса памяти данных «С2000». Платформа «С6000»: архитектура Velocity; вычислительное ядро; организация памяти данных /Лаб/	6	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л3.1 Л3.2	Лабораторная работа
10.5	Общая характеристика ЦПОС. Платформы ЦПОС «С2000», «С5000», «С6000» фирмы TI. Процессор TMS320C20X. Ядро «С2000». Организация адресного пространства. Генерация адреса памяти данных «С2000». Платформа «С6000»: архитектура Velocity; вычислительное ядро; организация памяти данных /Ср/	6	4	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.5Л2.3Л3.2 Э2 Э3 Э4 Э5	Зачет, курсовая работа
Раздел 11. Промежуточная аттестация						
11.1	Подготовка к зачету. Подготовка и защита КР. Иная контактная работа /Тема/	6	0			
11.2	Сдача зачета /ИКР/	6	0,25	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В		Зачет
11.3	Подготовка к зачету /Зачёт/	6	8,75	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5Л2.1 Л2.2 Л2.3Л3.1 Л3.2 Э1 Э2 Э3 Э4 Э5	Зачет
11.4	Подготовка курсовой работы /КПКР/	6	11,7	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5Л2.1 Л2.2 Л2.3Л3.1 Л3.2 Э1 Э2 Э3 Э4 Э5	Курсовая работа
11.5	Защита курсовой работы /ИКР/	6	0,3	ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В		

5. ОЦЕНОЧНЫЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)

Оценочные материалы приведены в приложении к рабочей программе дисциплины (см. документ "Оценочные материалы по дисциплине "Микропроцессорные устройства систем управления")

6. УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)				
6.1. Рекомендуемая литература				
6.1.1. Основная литература				
№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л1.1	Русанов В. В., Шевелёв М. Ю.	Микропроцессорные устройства и системы : учебное пособие	Томск: Томский государственный университет систем управления и радиоэлектроники, 2012, 184 с.	978-5-94154-128-7, http://www.iprbookshop.ru/13946.html
Л1.2	Александров Е. К., Грушвицкий Р. И., Куприянов М. С., Мартынов О. Е., Панфилов Д. И., Ремизевич Т. В., Татаринов Ю. С., Угрюмов Е. П., Шагурин И. И., Пузанков Д. В.	Микропроцессорные системы : учебное пособие для вузов	Санкт-Петербург: Политехника, 2020, 936 с.	978-5-7325-1098-0, http://www.iprbookshop.ru/94828.html
Л1.3	Бохан К.А.	Вычислительные машины и системы : Учебное пособие	Рязань: РИЦ РГРТУ, 2013,	, https://elibrsr.eu.ru/ebs/download/660
Л1.4	Каспер Э.	Программирование на языке Ассемблера для микроконтроллеров семейства i8051	М.:Горячая линия, 2004, 191с.:илл.	5-93517-104-X, 19
Л1.5	Мелехин В.Ф., Павловский Е.Г.	Вычислительные машины, системы и сети : учеб. для вузов	М.: Академия, 2006, 556с.	5-7695-2219-4, 51
6.1.2. Дополнительная литература				
№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л2.1	Водовозов А. М.	Микроконтроллеры для систем автоматики : учебное пособие	Москва: Инфра-Инженерия, 2016, 164 с.	978-5-9729-0138-8, http://www.iprbookshop.ru/51727.html
Л2.2	Ершова Н. Ю., Соловьев А. В.	Организация вычислительных систем	Москва: Интернет-Университет Информационных Технологий (ИНТУИТ), 2016, 224 с.	2227-8397, http://www.iprbookshop.ru/73687.html

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л2.3	Гуров В. В.	Архитектура микропроцессоров : учебное пособие	Москва, Саратов: Интернет-Университет Информационных Технологий (ИНТУИТ), Ай Пи Ар Медиа, 2020, 326 с.	978-5-4497-0303-3, http://www.iprbookshop.ru/89419.html

6.1.3. Методические разработки

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л3.1	Муравьев С.И.	Микропроцессоры в системах управления: метод. указ. к лаб. работам 1 и 2 : Методические указания	Рязань: РИЦ РГРТУ, 2002,	, https://elibrsr.eu.ru/ebs/download/2160
Л3.2	Муравьев С.И.	Проектирование микропроцессорных устройств систем управления: метод. указ. к курс. проектированию : Методические указания	Рязань: РИЦ РГРТУ, 2020,	, https://elibrsr.eu.ru/ebs/download/2594

6.2. Перечень ресурсов информационно-телекоммуникационной сети "Интернет"

Э1	Официальный интернет портал РГРТУ [электронный ресурс] http://www.rsreu.ru
Э2	Образовательный портал РГРТУ [электронный ресурс]. - Режим доступа: по паролю. https://edu.rsreu.ru
Э3	Электронная библиотека РГРТУ [электронный ресурс]. - Режим доступа: доступ из корпоративной сети РГРТУ - по паролю. http://elibrsr.eu.ru/
Э4	Электронно-библиотечная система IRPbooks [электронный ресурс]. - Режим доступа: доступ из корпоративной сети РГРТУ - свободный, доступ из сети интернет- по паролю. https://www.iprbookshop.ru/
Э5	Электронно-библиотечная система «Лань» [электронный ресурс]. - Режим доступа: доступ из корпоративной сети РГРТУ - свободный, доступ из сети интернет- по паролю. https://e.lanbook.com

6.3 Перечень программного обеспечения и информационных справочных систем

6.3.1 Перечень лицензионного и свободно распространяемого программного обеспечения, в том числе отечественного производства

Наименование	Описание
Операционная система Windows	Коммерческая лицензия
Kaspersky Endpoint Security	Коммерческая лицензия
Adobe Acrobat Reader	Свободное ПО
LibreOffice	Свободное ПО
Firefox	Свободное ПО
7 Zip	Свободное ПО
Microsoft Visual Studio 12.0	Microsoft Imagine, номер подписки 700102019

6.3.2 Перечень информационных справочных систем

7. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)

1	445 учебно-административный корпус. Учебная аудитория для проведения учебных занятий лекционного и семинарского типа, практических занятий, групповых и индивидуальных консультаций, текущего контроля и промежуточной аттестации Специальная мебель (54 посадочных места), компьютер с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду РГРТУ, мультимедиа проектор, экран, доска, колонки звуковые.
2	447 учебно-административный корпус. Помещение для самостоятельной работы обучающихся 10 компьютеров с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду РГРТУ, учебный роботизированный стенд, видеокамеры, сервер данных

3	440 учебно-административный корпус. Учебная аудитория для проведения учебных занятий лекционного и семинарского типа, лабораторных работ, практических занятий, групповых и индивидуальных консультаций, текущего контроля и промежуточной аттестации Специальная мебель (28 посадочных места), 14 компьютеров с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду РГРТУ, мультимедиа проектор, экран, доска.
---	---

8. МЕТОДИЧЕСКИЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)

Методическое обеспечение дисциплины приведено в приложении к рабочей программе дисциплины (см. документ "Методические указания дисциплины "Микропроцессорные устройства систем управления")

Оператор ЭДО ООО "Компания "Тензор"

ДОКУМЕНТ ПОДПИСАН ЭЛЕКТРОННОЙ ПОДПИСЬЮ

ПОДПИСАНО
ЗАВЕДУЮЩИМ
КАФЕДРЫ

ФГБОУ ВО "РГРТУ", РГРТУ, Бабаян Павел Вартанович,
Заведующий кафедрой АИТУ

07.07.25 12:24 (MSK)

Простая подпись

ПОДПИСАНО
ЗАВЕДУЮЩИМ
ВЫПУСКАЮЩЕЙ
КАФЕДРЫ

ФГБОУ ВО "РГРТУ", РГРТУ, Бабаян Павел Вартанович,
Заведующий кафедрой АИТУ

07.07.25 12:24 (MSK)

Простая подпись