ПРИЛОЖЕНИЕ 1

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ИМЕНИ В.Ф. УТКИНА

Кафедра радиотехнических систем

ОЦЕНОЧНЫЕ МАТЕРИАЛЫ

по дисциплине (модулю)

Б1.В.04 «Основы проектирования систем на ПЛИС»

Направление подготовки 11.04.01 Радиотехника

Направленность (профиль) подготовки

<u>Радиотехнические системы локации, навигации и радиоэлектронной борьбы</u> <u>Беспроводные технологии в радиотехнических системах и устройствах</u>

Уровень подготовки

магистратура

Программа подготовки академическая магистратура

Квалификация выпускника – магистр

Форма обучения – очная, очно-заочная

Оценочные материалы — это совокупность учебно-методических материалов (контрольных заданий, описаний форм и процедур), предназначенных для оценки качества освоения обучающимися данной дисциплины как части основной профессиональной образовательной программы.

Цель — оценить соответствие знаний, умений и уровня приобретенных компетенций, обучающихся целям и требованиям основной профессиональной образовательной программы в ходе проведения текущего контроля и промежуточной аттестации.

Основная задача — обеспечить оценку уровня сформированности общекультурных, общепрофессиональных и профессиональных компетенций, приобретаемых обучающимся в соответствии с этими требованиями.

Контроль знаний проводится в форме текущего контроля и промежуточной аттестации.

Текущий контроль успеваемости проводится с целью определения степени усвоения учебного материала, своевременного выявления и устранения недостатков в подготовке обучающихся и принятия необходимых мер по совершенствованию методики преподавания учебной дисциплины (модуля), организации работы обучающихся в ходе учебных занятий и оказания им индивидуальной помощи.

К контролю текущей успеваемости относятся проверка знаний, умений и навыков, приобретенных обучающимися в ходе выполнения индивидуальных заданий на практических занятиях и лабораторных работах. При оценивании результатов освоения практических занятий и лабораторных работ применяется шкала оценки «зачтено – не зачтено». Количество лабораторных и практических работ и их тематика определена рабочей программой дисциплины, утвержденной заведующим кафедрой.

Результат выполнения каждого индивидуального задания должен соответствовать всем критериям оценки в соответствии с компетенциями, установленными для заданного раздела дисциплины.

Промежуточный контроль по дисциплине осуществляется проведением экзамена.

Форма проведения экзамена — письменный ответ по утвержденным экзаменационным билетам, сформулированным с учетом содержания учебной дисциплины. В экзаменационный билет включается два теоретических вопроса и одна задача. После выполнения письменной работы обучаемого производится ее оценка преподавателем и, при необходимости, проводится теоретическая беседа с обучаемым для уточнения экзаменационной оценки.

Паспорт оценочных материалов по дисциплине

| № | Контролируемые разделы | Код | Вид, метод, форма |
|-----|-------------------------------------|------------------------------------|---------------------------|
| п/п | (темы) дисциплины | контролируемой компетенции (или | оценочного мероприятия |
| | | её части) | мероприятия |
| 1. | Основные сведения о | | экзамен |
| | программируемой логике и языке VHDL | | |
| 2. | Конвейерная обработка и | | экзамен |
| | параллельные операторы | | |
| 3. | Реализации протоколов передачи | | экзамен |
| | данных на ПЛИС. Часть 1 | ПК-1.2 | |
| 4. | Реализация протоколов передачи | | экзамен |
| | данных на ПЛИС. Часть 2 | | |
| 5. | Реализация протоколов передачи | | экзамен |
| | данных на ПЛИС. Часть 3 | | |
| 6. | Системы на кристалле на основе | | экзамен |
| | процессора Nios II | | |

Критерии оценивания уровня сформированности компетенций в процессе выполнения лабораторных работ и практических занятий:

- 41%-60% правильных ответов соответствует пороговому уровню сформированности компетенции на данном этапе ее формирования;
- 61%-80% правильных ответов соответствует продвинутому уровню сформированности компетенции на данном этапе ее формирования;
- 81%-100% правильных ответов соответствует эталонному уровню сформированности компетенции на данном этапе ее формирования.

Сформированность уровня компетенций не ниже порогового является основанием для допуска обучающегося к промежуточной аттестации по данной дисциплине.

Формой промежуточной аттестации по данной дисциплине является экзамен, оцениваемый по принятой в ФГБОУ ВО «РГРТУ» четырехбалльной системе: «неудовлетворительно», «удовлетворительно», «хорошо» и «отлично».

Критерии оценивания промежуточной аттестации представлены в таблице 1.

Таблица 1 - Критерии оценивания промежуточной аттестации (лабораторные и практические занятия, экзамен)

| Шкала оценивания | Критерии оценивания | | |
|---------------------|---|--|--|
| «отлично» | «Отлично» заслуживает студент, обнаруживший | | |
| | всестороннее, систематическое и глубокое знание | | |
| | учебно-программного материала, умение свободно | | |
| | выполнять задания, предусмотренные программой, | | |
| | усвоивший основную и знакомый с дополнительной | | |
| | литературой, рекомендованной программой. Как правило, | | |
| | оценка «отлично» выставляется студентам, усвоившим | | |
| | взаимосвязь основных понятий дисциплины в их | | |
| | значении для приобретаемой профессии, проявившим | | |
| | творческие способности в понимании, изложении и | | |
| | использовании учебно-программного материала. | | |
| «хорошо» | «Хорошо» заслуживает студент, обнаруживший полное | | |
| • | знание учебно-программного материала, успешно | | |
| | выполняющий предусмотренные в программе задания, | | |
| | усвоивший основную литературу, рекомендованную в | | |
| | программе. Как правило, оценка «хорошо» выставляется | | |
| | студентам, показавшим систематический характер знаний | | |
| | по дисциплине и способным к их самостоятельному | | |
| | пополнению и обновлению в ходе дальнейшей учебной | | |
| | работы и профессиональной деятельности. | | |
| «удовлетворительно» | «Удовлетворительно» заслуживает студент, | | |
| | обнаруживший знания основного учебно-программного | | |
| | материала в объеме, необходимом для дальнейшей учебы | | |
| | и предстоящей работы по специальности, справляющийся | | |
| | с выполнением заданий, предусмотренных программой, | | |
| | знакомый с основной литературой, рекомендованной | | |
| | программой. Как правило, оценка «удовлетворительно» | | |
| | выставляется студентам, допустившим погрешности в | | |
| | ответе на экзамене и при выполнении экзаменационных | | |
| | заданий, но обладающим необходимыми знаниями для их | | |
| | устранения под руководством преподавателя. | | |
| «не | «Неудовлетворительно» выставляется студенту, | | |
| удовлетворительно» | обнаружившему пробелы в знаниях основного учебно- | | |
| _ | программного материала, допустившему | | |
| | принципиальные ошибки в выполнении | | |
| | предусмотренных программой заданий. Как правило, | | |
| | оценка «неудовлетворительно» ставится студентам, | | |
| | которые не могут продолжить обучение или приступить к | | |

| профессиональной деятельности по окончании вуза без дополнительных занятий по соответствующей |
|---|
| дисциплине. |

Контрольные вопросы для защиты лабораторных работ и практических занятий

- 1. Каковы отличительные особенности ПЛИС типа CPLD?
- 2. Каковы отличительные особенности ПЛИС типа FPGA?
- 3. Объясните назначение сигналов в проекте на языке описания аппаратуры VHDL.
- 4. Объясните назначение переменных в проекте на языке описания аппаратуры VHDL.
- 5. Объясните назначение компонентов в проекте на языке описания аппаратуры VHDL.
- 6. Перечислите основные свойства процессов в VHDL.
- 7. Приведите примеры последовательных цифровых внутрисхемных протоколов передачи данных.
- 8. Какой протокол называется синхронным / асинхронным?
- 9. Какой протокол называется симплексным / дуплексным / полудуплексным?
- 10.В чем заключается организация информационного обмена по принципу Master-Slave?
- 11. Какая микросхема (Master или Slave) имеет право генерировать тактовый сигнал в синхронных протоколах передачи данных?
- 12. Объяснить назначение линий интерфейса SPI.
- 13. Чем отличаются режимы работы шины SPI?
- 14. Являются ли режимы работы шины SPI совместными?
- 15. Объяснить назначение линий интерфейса I2C.
- 16.Сколько устройств может быть подключено к шине I2С?
- 17. Объяснить принцип подключения «Монтажное И».
- 18. Какой интерфейс (I2C или SPI) имеет большую скорость передачи данных?
- 19.В чем заключается отличие принципа работы D-триггера и триггеразащелки?
- 20. Какая синхронизация и почему имеет большую помехоустойчивость: по фронту или по уровню?
- 21. Какой логический уровень имеют синхроимпульсы в линиях интерфейса VGA?
- 22. Что такое «пиксельная» частота?
- 23.По сколько бит кодируются данные в DVI?
- 24.По сколько бит кодируются данные в LVDS?
- 25.В чем заключается принцип кодирования TDMS?
- 26.Пояснить преимущество представления дробных чисел в ПЛИС в формате с фиксированной точкой.


Контрольные вопросы для оценки сформированности компетенций

- 1. Разрешенные идентификаторы в VHDL.
- 2. Тип std_logic.
- 3. Какие элементы объявляются в декларативной части архитектуры программы?
- 4. Какие элементы объявляются в декларативной части процесса?
- 5. Можно ли объявить внутри процесса сигнал? Почему?
- 6. Можно ли объявить внутри процесса другой процесс? Почему?
- 7. Процессы в VHDL.
- 8. Синхронные и асинхронные действия.
- 9. Настроечные константы в VHDL.
- 10. Цифровые автоматы Мура и Мили.
- 11.Перечислите основные характеристики интерфейса SPI.
- 12.Перечислите основные характеристики интерфейса I2C.
- 13. Что в системах на кристалле понимается под ІР-ядром?
- 14. Назовите основную шину процессора Nios II.


Примеры задач для практических занятий и экзамена

- 1. Составить описание на языке VHDL D-триггера с входами асинхронной установки *Set* и синхронного сброса *Reset*.
- 2. Составить описание на языке VHDL D-триггера с входами синхронной установки *Set* и асинхронного сброса *Reset*.
- 3. Составить описание на языке VHDL последовательного *N*-разрядного регистра с входом асинхронного сброса *Reset* (активное значение высокий логический уровень). Параметр *N* определить как настроечную константу *Generic*. В качестве выходных портов определить параллельный код (содержимое всего регистра) и бит из последнего триггера регистра.
- 4. Составить описание на языке VHDL последовательного *N*-разрядного регистра с входом синхронного сброса <u>Reset</u> (активное значение низкий логический уровень). Параметр *N* определить как настроечную константу *Generic*. В качестве выходных портов определить параллельный код (содержимое всего регистра) и бит из последнего триггера регистра.
- 5. Составить описание на языке VHDL последовательного *N*-разрядного регистра с входом разрешения асинхронной параллельной загрузки *Load* (активное значение высокий логический уровень). Параметр *N* определить как настроечную константу *Generic*. В качестве выходных портов определить параллельный код (содержимое всего регистра) и бит из последнего триггера регистра.
- 6. Составить описание на языке VHDL последовательного *N*-разрядного регистра с входом разрешения синхронной параллельной загрузки *Load* (активное значение высокий логический уровень). Параметр *N* определить


- как настроечную константу *Generic*. В качестве выходных портов определить параллельный код (содержимое всего регистра) и бит из последнего триггера регистра.
- 7. Составить описание на языке VHDL архитектуры цифрового автомата, описывающего генератор последовательности неотрицательных чисел 0->1->4->9->16->0->... Выходной сигнал автомата должен иметь тип std_logic_vector.
- 8. Составить описание на языке VHDL **архитектуры** цифрового автомата с тактовым сигналом clk, входным двухразрядным логическим сигналом Upr, выходным четырехразрядным сигналом $Data_out$ и заданной диаграммой состояний.




9. Составить описание на языке VHDL **архитектуры** цифрового автомата с тактовым сигналом clk, входным двухразрядным логическим сигналом Upr, выходным трехразрядным сигналом $Data_out$ и заданной диаграммой состояний.



10. Составить описание на языке VHDL **архитектуры** цифрового автомата, управляющего сигналами железнодорожного семафора, с тактовым сигналом clk, входным логическим сигналом Upr, выходным трехразрядным сигналом Color и заданной диаграммой состояний.



11. Составить по заданной диаграмме состояний описание на языке VHDL **архитектуры** цифрового автомата, управляющего сигналами светофора, с тактовым сигналом *clk*, выходным трехразрядным сигналом *Color*, входным логическим сигналом включения/выключения регулируемого режима работы *Control* и входным логическим сигналом *clk_1_Hz* (меандр частотой 1 Гц) для выдачи мигающих сигналов в режимах ... *Pulse*.



12. Составить описание на языке VHDL **архитектуры** делителя частоты с коэффициентом деления 128, используя **только** существующий модуль делителя частоты с фиксированным коэффициентом деления 2, описание которого имеет вид:

```
entity Div_freq_2 is port (c_in: in std_logic; -- входной сигнал clk: out std_logic -- выходной сигнал); end Div_freq;
```

13. Составить описание на языке VHDL **архитектуры** делителя частоты с коэффициентом деления 32768 (2¹⁵), используя **только** существующий модуль делителя частоты с фиксированным коэффициентом деления 8, описание которого имеет вид:

```
entity Div_freq is port (clock: in std_logic; -- входной сигнал clk: out std_logic -- выходной сигнал); end Div_freq;
```

14. Составить описание на языке VHDL **архитектуры** последовательного параметрического *N*-разрядного регистра с входом D и выходом Q, составленного из последовательного соединения сущностей D-триггера с

```
входом сброса. Описание D-триггера имеет вид: entity D_trig is port (clk, rst, D: in std_logic; -- тактовый сигнал, сброс, информационный вход Q: out std_logic -- выходной сигнал ); end D_trig;
```

15. Составить описание на языке VHDL **архитектуры** параллельного параметрического *М*-разрядного регистра с входом D и выходом Q, составленного из параллельного соединения сущностей *N*-разрядного регистра с входом Dn и выходом Qn. Разрядность *M* кратна *N*. Описание такого регистра имеет вид

```
Entity Parallel_Reg is port (
clk: in std_logic; -- тактовый сигнал
Dn: in std_logic_vector (N-1 downto 0);
Qn: std_logic_vector (N-1 downto 0)
);
end Parallel_Reg;
```

Темы курсовых проектов и примеры заданий на курсовой проект

- 1. Устройство цифровой обработки сигнала на основе ПЛИС.
- 2. Генератор тестовых видеосигналов на ПЛИС.

Министерство науки и высшего образования РФ

Федеральное государственное бюджетное образовательное учреждение

высшего образования

Рязанский государственный радиотехнический университет

им. В.Ф. Уткина

Кафедра радиотехнических систем

ЗАДАНИЕ

| | | | ня ку | рсовой прое | ¢т | | | |
|---|--|---|--|---|--|---|----------------------------|--|
| Стуленту | Фамилия | Имя Отчество | • | | | | | |
| | | | | | <u>ла на основе ПЛИ</u> | C'' | | |
| | - | ченного проекта | | » <u>января 20</u> | | <i>C</i> ///. | | |
| | | | | | 15 на ПЛИС ЕН | P2C20F484 | IC7 dunm | a "Altera" |
| <u>(семейство «</u> | Cyclone-II»). | ——— | устроистос | <u>реализован</u> | io na Hillic Li | 20201 404 | -Ст фирме | u Willeran |
| | <u> 1е сигналы:</u> | | | | | | | |
| | | | | | <u>іерфейсу SPI, час</u> | | <u>хретизации</u> | <u> — 12,5 Гц,</u> |
| | | | | | <u>0 разряда – 32 mg</u> | <u>:</u> | | |
| <u>2) част</u> | ота тактов | ых импульсов – | <u>24, 27 или 5</u> | <u> 50 МГц;</u> | | | | |
| <u>3) логич</u> | <u>неский сигнал</u> | <u>і для отображе</u> | <u>гния на свет</u> | <u>юдиодном ин</u> | <u>дикаторе двоично</u> | <u>го кода ус</u> | <u>корения.</u> | |
| <u>Выходн</u> | ные сигналы: | <u>.</u> | | | | | | |
| <u>цифров</u> | ой последовап | пельный код с ре | езультатамі | и обработки с | игнала, передаваел | <u>лый по инт</u> | <mark>ерфейсу</mark> UA | <i>RT:</i> |
| <u>- часп</u> | <u>пота следован</u> | ния пакетов рав | на частоте | дискретизаці | <u>ıu;</u> | | | |
| <u>- скор</u> | ость переда | чи информации | <u>ı – 4 800 бип</u> | <u>n/c;</u> | | | | |
| <u>- фор</u> . | мат пакета: | старт-байт (Al | 0) — байты д | анных с кодал | и ускорения по ося | м X, Y, Z a | кселеромет | ра – контр <u>.</u> |
| сумма | а (по правилу Х | XOR) – стоп-бай | íт (F0); | | | | | |
| <u>- колі</u> | ичество стоп | <u> 1; бит – 1; б</u> | бит четносі | mu – even; | | | | |
| | | | | | <u>16 бит, дополні</u> | ительный | код, знач | <u>ению 16g</u> |
| | | од 8191 (0FFF ₍₁ | | | | | | |
| Индика | • | | | | | | | |
| | | <i>гмисегментных</i> | индикатор | ах (ССИ) мо | дуля измеряемого | ускорени | я, а такж | г модуля и |
| | | | | | ада — 10 mg, част | | | |
| ССИ – 20 Гц. | | • | • | | | | _ | |
| Фильт | *** * * | | | | | | | |
| ¥ильт | pbi: | | | | | | | |
| | | сигналов | _ | на | встроенном | проие | ссоре | Nios-II, |
| фильтр | рация | | | | <u>встроенном</u> ота среза – 0,05, т | | | |
| <u>фильтр</u> тип фильтра | рация – ФНЧ, поря | | | | встроенном ота среза – 0,05, г | | | |
| фильтр тип фильтра внешняя, SDR | рация — ФНЧ, поря АМ. | | | | | | | |
| <u>фильтр</u> <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхр</u> о | рация — ФНЧ, поря <u>АМ.</u> рнизация: | адок фильтра – | - 3, относип | пельная часто | рта среза – 0,05, г | nun onepar | | |
| <u>фильтр</u> <u>тип фильтра</u> внешняя, SDR <u>Синхро</u> - чтени | рация — ФНЧ, поря АМ. рнизация: я данных с да | адок фильтра – атчика – по ст | - <u>3, относит</u> роб-сигналу | пельная часто от встроенн | ота среза — 0,05, 1 ого процессора N | nun onepar ios-II; | | |
| <u>фильтр</u> <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхро</u> <u>- чтени</u> - обраб | рация — ФНЧ, поря АМ. онизация: ия данных с до отки принят | адок фильтра – атчика – по ст ных сигналов – п | - 3, относит роб-сигналу 10 готовност | пельная часто от встроенн ти новых отс | рта среза – 0,05, г | nun onepar ios-II; | | |
| <u>фильтр</u> <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхро</u> <u>- чтени</u> - обраб | рация — ФНЧ, поря <u>АМ.</u> э низация: я данных с до отки принят итный идент | адок фильтра – атчика – по ст ных сигналов – п пификатор МІ | - 3, относит роб-сигналу 10 готовност | пельная часто г от встроенн ти новых отс | ота среза— 0,05, г ого процессора N счетов с датчика. | nun onepar ios-II; | пивной пам | яти СнК — |
| фильт <u>р</u> тип фильтра внешняя, SDR Синхро - чтени - обраб Annapa | рация — ФНЧ, поря АМ. онизация: ия данных с до отки принят итный идент значение | адок фильтра — атчика — по ст ых сигналов — к пификатор МІ System | - 3, относит роб-сигналу 10 готовноси 1 системы: ID | пельная часто от встроенн ти новых отс | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном | nun onepar ios-II; коде) | пивной пам ФФ | яти СнК – NNNГГГГ, |
| фильтр <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхро</u> - чтени - обраб <u>Annapa</u> - - | рация — ФНЧ, поря АМ. онизация: ия данных с до отки принят итный идент значение | адок фильтра — атчика — по ст ых сигналов — п пификатор MI System порядковый | - 3, относит роб-сигналу по готовнось Т системы: ID номер | пельная часто г от встроенн ти новых отс (в | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном | nun onepar | пивной пам | яти СнК – NNNГГГГ, |
| <u>фильтр</u> <u>тип фильтра</u> внешняя, SDR <u>Синхро</u> - чтени - обраб <u>Annapa</u> - где ФФ | рация — ФНЧ, поря АМ. В фанных с до отки принят итный идент значение — группы, ГГГІ | адок фильтра — атчика — по ст ых сигналов — к пификатор МІ System | - 3, относит роб-сигналу по готовнось Т системы: ID номер | пельная часто г от встроенн ти новых отс (в | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном | nun onepar ios-II; коде) | пивной пам ФФ | яти СнК – NNNГГГГ, |
| <u>фильтр</u> <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхро</u> - чтени - обраб <u>Annapa</u> - где ФФ <u>NNN</u> – номер | рация — ФНЧ, поря АМ. низация: ня данных с до отки принят тиный идени значение группы, ГГГГ ие: | адок фильтра — атчика — по ст ых сигналов — п пификатор МІ System порядковый Г — текущий гос | <u>роб-сигналу</u> по готовноси П системы: ID номер | пельная часто г от встроенн ти новых отс (в | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном | nun onepar ios-II; коде) | пивной пам ФФ | яти СнК – NNNГГГГ, |
| <u>фильтр</u> <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхро</u> - чтени - обраб <u>Annapa</u> - где ФФ <u>NNN</u> – номер <u>Питан</u> | рация — ФНЧ, поря НАМ. Низация: Ня данных с до отки принят миный идени — Значение — группы, ГГГТ ие: очника посто | адок фильтра — атчика — по ст ных сигналов — п пификатор МІ System порядковый Г — текущий гос оянного тока 5 | <u>роб-сигналу</u> по готовноси Т системы: ID номер д. | пельная часто г от встроенн ти новых отс (в | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном | nun onepar ios-II; коде) | пивной пам ФФ | яти СнК – NNNГГГГ, |
| <u>фильтр</u> <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхро</u> - чтени - обраб <u>Аппара</u> - где ФФ <u>NNN — номер</u> <u>Питан</u> от ист 4. Соде | рация — ФНЧ, поря РАМ. В данных с да отки принят значение — группы, ГГГІ ие: очника поста ржание поясы | адок фильтра — атчика — по ст ых сигналов — п пификатор МІ System порядковый Г — текущий гос | <u>роб-сигналу</u> по готовноси Т системы: ID номер д. | пельная часто г от встроенн ти новых отс (в | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном | nun onepar ios-II; коде) | пивной пам ФФ | яти СнК – NNNГГГГ, |
| фильтр тип фильтра внешняя, SDR Синхро - чтени - обраб Аппара - где ФФ NNN – номер Питан от ист 4. Соде Вве | рация — ФНЧ, поря АМ. 19 данных с да отки принят итный идент значение — группы, ГГГГ ие: очника поста гдение. | адок фильтра — атчика — по ст ных сигналов — п пификатор МІ System порядковый Г — текущий гос оянного тока 5 нительной запи | роб-сигналу по готовност Т системы: ПО номер д. Ски | пельная часто г от встроенн ти новых отс (в | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном | nun onepar ios-II; коде) | пивной пам ФФ | яти СнК – NNNГГГГ, |
| фильтр тип фильтра внешняя, SDR Синхро - чтени - обраб Аппара - где ФФ NNN – номер Питан от ист 4. Соде Вве | рация — ФНЧ, поря АМ. В низация: В данных с до отки принят итный идени значение — группы, ГГГІ ие: очника посто ржание поясы гдение. Анализ техни | адок фильтра — атчика — по ст ных сигналов — п пификатор МІ System порядковый Г — текущий гос оянного тока 5 нительной запи | роб-сигналу по готовноси ПС истемы: ПО номер В. ски | пельная часто г от встроенн ти новых ото . (в фамилии | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном студента | nun onepar ios-II; коде) | пивной пам ФФ | яти СнК – NNNГГГГ, |
| фильтр тип фильтра внешняя, SDR Синхро - чтени - обраб Аппара - где ФФ NNN – номер Питан от ист 4. Соде Вве 1. А 2. С | рация — ФНЧ, поря АМ. внизация: в данных с до отки принят имный идени значение — группы, ГГГІ ие: очника посто ржание поясы сдение. Анализ техни Составление | адок фильтра — атчика — по ст ных сигналов — п пификатор МІ System порядковый Г — текущий гос оянного тока 5 нительной запи ческого задания структурной с | роб-сигналу по готовност Т системы: | пельная часто г от встроенн ти новых отс (в фамилии | ота среза — 0,05, г ого процессора N счетов с датчика. десятичном студента | mun onepar ios-II; коде) no | тивной пам ФФ списку | яти СнК – NNNГГГГ, группы, |
| фильтр тип фильтра внешняя, SDR Синхро - чтени - обраб Аппара где ФФ NNN — номер Питан от ист 4. Соде Вве 1. А 2. (3. I | рация — ФНЧ, поря АМ. в низация: в данных с до отки принят имный идени значение группы, ГГГІ ие: очника поста ржание поясы гдение. Анализ техние Разработка п | атчика — по ст зых сигналов — к пификатор МІ System порядковый Г — текущий гос оянного тока 5 нительной запи- ческого задания структурной сыроекта на язый | роб-сигналу по готовноси Тсистемы: То номер В. ски я. хемы устро ке описания | пельная часто г от встроенн ти новых ото | ота среза— 0,05, г ого процессора N счетов с датчика. десятичном студента ание ее работы. (структурный сп | <u>nun onepar</u> ios-II; коде) по | тивной пам ФФ списку | яти СнК – NNNГГГГ, группы, |
| фильтр тип фильтра внешняя, SDR Синхро - чтени - обраб Аппара - где ФФ NNN — номер Питан от ист 4. Соде Вве 1. А 2. С 3. Н | рация — ФНЧ, поря АМ. в низация: в данных с до отки принят итный идент значение группы, ГГГІ ие: очника посто ржание поясы дение. Анализ техни Гоставление гродействия, | атчика — по ст тификатор МІ System порядковый Г — текущий гос оянного тока 5 нительной запи ческого задания структурной сы проекта на язый затрат ресурс | <u>роб-сигналу</u> по готовноси Т системы: Т имер д. В. ски я. хемы устро ке описания гов ПЛИС, у | тельная часто от встроенно от встроенно от встроенно от встроенно от встроенно от встроенно от вства и опистапаратуры словий распро | ота среза — 0,05, г ого процессора N счетов с датчика. десятичном студента ание ее работы. (структурный ст остранения сигнал | пип операт ios-II; коде) по | тивной пам ФФ списку | яти СнК – NNNГГГГ, группы, |
| фильтр тип фильтра внешняя, SDR Синхро - чтени - обраб Аппара - где ФФ NNN — номер Питан от ист 4. Соде Вве 1. А 2. С 3. Н быст 4. I | рация — ФНЧ, поря АМ. внизация: в данных с до отки принят итный идент значение — группы, ГГГГ ие: очника посто ржание поясы дение. Анализ техни Гоставление гродействия, Имитационно | амчика — по ст тых сигналов — к пификатор МІ System порядковый Г — текущий гос оянного тока 5 нительной запического задания структурной с проекта на язын затрат ресурс е моделирование | роб-сигналу по готовноси Псистемы: Пр номер В. ски я. хемы устро ке описания гов ПЛИС, у че компонент | мельная часто от встроенно от встроенно от встроенно от | ота среза — 0,05, г ого процессора N. счетов с датчика. десятичном студента студента структурный ст остранения сигнаг редствами САПР (| пип операт ios-II; коде) по | тивной пам ФФ списку | яти СнК – NNNГГГГ, группы, |
| <u>фильтр</u> <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхро</u> - чтени - обраб <u>Аппара</u> - где ФФ <u>NNN — номер</u> <u>Питан</u> от ист 4. Соде Вве 1. А 2. С 3. Н быст 4. И 5. З | рация — ФНЧ, поря РАМ. Низация: Ня данных с до отки принят миный идени значение — группы, ГГГГ ие: данализ техни Составление Разработка п гродействия, Митационно | атчика — по ст тификатор МІ System порядковый Г — текущий гос оянного тока 5 нительной запи ческого задания структурной сы проекта на язый затрат ресурс | роб-сигналу по готовноси Псистемы: Пр номер В. ски я. хемы устро ке описания гов ПЛИС, у че компонент | мельная часто от встроенно от встроенно от встроенно от | ота среза — 0,05, г ого процессора N. счетов с датчика. десятичном студента студента структурный ст остранения сигнаг редствами САПР (| пип операт ios-II; коде) по | тивной пам ФФ списку | яти СнК – NNNГГГГ, группы, |
| <u>фильтр</u> <u>тип фильтра</u> <u>внешняя, SDR</u> <u>Синхро</u> - чтени - обраб <u>Аппара</u> где ФФ <u>NNN — номер</u> <u>Питан</u> от ист 4. Соде Вве 1. А 2. С 3. Н быст 4. И 5. З | рация — ФНЧ, поря РАМ. В Низация: В данных с до отки принят имный идени значение — группы, ГГГІ ие: Очника посто ржание поясы гдение. Анализ техни Составление Разработка п гродействия, Имитационно Оксперимента | атчика — по ст вых сигналов — п пификатор МІ System порядковый — текущий гос оянного тока 5 нительной запи ческого задания структурной с проекта на язый затрат ресурс е моделировании пъная часть (ан | роб-сигналу по готовноси По готовноси По номер В. ски я. хемы устро ке описания гов ПЛИС, уче компонент нализ результ | мельная часто от встроенно от встроенно от встроенно от | ота среза — 0,05, г ого процессора N. счетов с датчика. десятичном студента студента структурный ст остранения сигнаг редствами САПР (| пип операт ios-II; коде) по | тивной пам ФФ списку | яти СнК – NNNГГГГ <u>,</u> группы, |
| фильтр тип фильтра внешняя, SDR Синхро - чтени - обраб Аппара - где ФФ NNN – номер Питан от ист 4. Соде Вве 1. А 2. С 3. Н быст 4. И 5. 3 Зак Ст | рация — ФНЧ, поря РАМ. В НИЗация: В данных с до отки принят имный идени значение — группы, ГГГІ ие: Очника посто ржание пояст гдение. Анализ техни Составление Разработка п уродействия, Имитационною Оксперимента слючение. | атчика — по ст вых сигналов — п пификатор МІ System порядковый Г — текущий гос оянного тока 5 нительной запи ческого задания структурной с проекта на язын затрат ресурс е моделирования ильная часть (ан | роб-сигналу по готовноси По готовноси По номер О. В. ски я. хемы устро ке описания гов ПЛИС, усе компонент нализ результиков. | пельная часто от встроенно от встроенно от встроенно от семпроем от семпроенно от семпроенно от проекта сров проекта сров проекта сров от патов макет | ота среза — 0,05, г ого процессора N счетов с датчика. десятичном студента (структурный ст остранения сигная редствами САПР (прования). | mun onepar ios-II; коде) no по | тивной пам ФФ списку | яти СнК – NNNГГГГ, группы, |
| фильтр тип фильтра внешняя, SDR Синхро - чтени - обраб Аппара - где ФФ NNN – номер Питан от ист 4. Соде Вве 1. А 2. С 3. Н быст 4. И 5. 3 Зак Ст | рация — ФНЧ, поря АМ. В низация: В данных с до отки принят итный идент значение — группы, ГГГІ ие: Очника посто ржание поясы гдение. Анализ техни Составление Разработка п родействия, Амитационно оксперимента слючение: исок использо | атчика — по стрых сигналов — по стрых сигналов — по стрых сигналов — по стрых сигналов — порядковый — текущий госоронного тока 5 нительной запического задания структурной слатрат ресурс в моделирования на языная часть (аны стрых источнессты програменных источнесть програменных ист | роб-сигналу по готовноси Тсистемы: Пр номер В. ски я. хемы устро ке описания гов ПЛИС, усе компонент нализ результиков. | пельная часто от встроенно от встроенно от встроенно от семпроем от семпроенно от семпроенно от проекта сров проекта сров проекта сров от патов макет | ота среза — 0,05, г ого процессора N счетов с датчика. десятичном студента студента сструктурный ст остранения сигнал редствами САПР (прования). | mun onepar ios-II; коде) no по | тивной пам ФФ списку | яти СнК – NNNГГГГ <u>,</u> группы, |

Министерство науки и высшего образования РФ

Федеральное государственное бюджетное образовательное учреждение

высшего образования

Рязанский государственный радиотехнический университет

им. В.Ф. Уткина

Кафедра радиотехнических систем

ЗАДАНИЕ

на курсовой проект

| Студенту <u>Фамилия Имя Отчество</u> группы <u>x10 М</u> |
|---|
| 1. Тема проекта: <u>«Генератор тестовых видеосигналов на ПЛИС».</u> |
| 2. Срок сдачи законченного проекта: « » января 20 г. |
| 3. Исходные данные к проекту: <u>устройство реализовать на ПЛИС EP2C20F484C7 фирмы «Altera»</u> |
| (семейство «Cyclone-II»). |
| Входные сигналы: |
| 1) сигнал выбора режима работы генератора, принимаемый по интерфейсу UART: |
| $\phantom{aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa$ |
| <u>- формат кода: Старт-байт — Информационные байты — Стоп-байт;</u> |
| <u>- количество информационных байт — 5, код режима работы передается в 5-м байте в 64 битах</u> |
| <u>(старший бит – слева);</u> |
| - количество стоповых бит в байте – 1; бит четности – по правилу odd; |
| <u>2) тактовые импульсы — 24, 27 и 50 МГц.</u> |
| Выходные сигналы: |
| аналоговые сигналы HSYNC, VSYNC, R, G и В по стандарту VGA для монитора с параметрами: |
| <u>частота кадров – 60 Гц: размер кадра – 800×600 пикселей;</u> |
| <u>режимы работы генератора:</u> |
| 1) вертикальные цветные полосы; |
| 2) зеленое перекрестие на черном фоне: |
| <u>линий по вертикали — 1, ширина линии — 5 пикс.;</u> |
| <u>линий по горизонтали — 1, ширина линии — 5 пикс.;</u> 3) шахматное поле: размер клетки — 100 х 100 пикс., цвет темной клетки — желтый; |
| <u>5) шахматное поле: размер клетки — 100 х 100 пикс., цвет темной клетки — желтый;</u> 4) голубое поле, 50 % яркости <u>;</u> |
| <u>4) голуоое поле, 30 % яркости,</u> 5) серая шкала, число градаций серого – 4. |
| <u>5) серия шкили, число гриоиции серого — 4.</u> |
| Индикация: |
| отображение на семисегментном индикаторе режима работы генератора. |
| |
| <u>от источн</u> ика постоянного тока 9 <u>В.</u> |
| 4. Содержание пояснительной записки |
| Введение. |
| 1. Анализ технического задания. |
| 2. Составление структурной схемы устройства и описание ее работы. |
| 3. Разработка проекта на языке описания аппаратуры (структурный стиль программирования). Анализ |
| быстродействия, затрат ресурсов ПЛИС, условий распространения сигнала. |
| 4. Имитационное моделирование компонентов проекта средствами САПР Quartus II. |
| 5. Экспериментальная часть (анализ результатов макетирования). |
| Заключение. |
| Список использованных источников. |
| Приложения: тексты программ на языке Си и языке описания аппаратуры. |
| Дата выдачи задания: «» 20 г. Руководитель проекта |
| Задание принял к исполнению «» 20 г. Подпись студента |

Вопросы к экзамену

- 1. Параллельные операторы в ПЛИС. Процессы.
- 2. Понятие конвейерной обработки в ПЛИС. Повышение быстродействия при конвейерной обработке
- 3. Структурный стиль программирования. Компоненты. Параметрические компоненты с настроечной константой.
- 4. Программирование ПЛИС. Интерфейс JTAG. Ячейки граничного сканирования.
- 5. Применение ПЛИС для реализации протоколов передачи видеоданных. Реализация интерфейса VGA на ПЛИС.
- 6. Принцип кодирования данных TMDS. Реализация интерфейса DVI на ПЛИС.
- 7. Принцип кодирования данных TMDS. Реализация интерфейса LVDS на ПЛИС.
- 8. Интерфейс SPI. Назначение линий шины SPI. Режимы работы.
- 9. Интерфейс SPI. Чтение и передача данных по SPI.
- 10. Цифровой конечный автомат SPI-Master.
- 11. Интерфейс I2C. Назначение линий шины I2C. Z-состояние. Монтажное "И".
- 12.Интерфейс I2C. Чтение и передача данных по I2C.
- 13.Интерфейс I2C. Цифровой конечный автомат I2C-Master.
- 14.Интерфейс I2C. Мультимастерный режим работы. Арбитраж шины I2C.
- 15. Архитектура процессоров. Системы на кристалле. Встроенный процессор Nios II.
- 16.IP-ядра. Шина Avalon. Слой абстрагирования.

Составил к.т.н., доцент кафедры РТС Заведующий кафедрой РТС, д.т.н., профессор

И.С. Холопов

В.И.Кошелев