#### МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

# ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ИМЕНИ В.Ф. УТКИНА"

СОГЛАСОВАНО Зав. выпускающей кафедры **УТВЕРЖДАЮ** 

# **Цифровая схемотехника и программируемые** логические схемы

рабочая программа дисциплины (модуля)

Закреплена за кафедрой Автоматики и информационных технологий в управлении

Учебный план 27.03.04 25 00.plx

27.03.04 Управление в технических системах

Квалификация бакалавр

Форма обучения очная

Общая трудоемкость 6 ЗЕТ

#### Распределение часов дисциплины по семестрам

Семестр (<Курс>.<Семестр на курсе>)	6 (3.2)		Итого		
Недель	1	6			
Вид занятий	УП	РΠ	УП	РΠ	
Лекции	48	64	48	64	
Лабораторные	32	32	32	32	
Иная контактная работа	0,65	0,9	0,65	0,9	
Консультирование перед экзаменом и практикой	2	2	2	2	
Итого ауд.	82,65	130,9	82,65	130,9	
Контактная работа	82,65	130,9	82,65	130,9	
Сам. работа	73,3	128,3	73,3	128,3	
Часы на контроль	44,35	53,1	44,35	53,1	
Письменная работа на курсе	15,7	11,7	15,7	11,7	
Итого	216	324	216	324	

г. Рязань

#### Программу составил(и):

к.т.н., доц., Гаврилов Александр Николаевич

Рабочая программа дисциплины

#### Цифровая схемотехника и программируемые логические схемы

разработана в соответствии с ФГОС ВО:

 $\Phi$ ГОС ВО - бакалавриат по направлению подготовки 27.03.04 Управление в технических системах (приказ Минобрнауки России от 31.07.2020 г. № 871)

составлена на основании учебного плана:

27.03.04 Управление в технических системах утвержденного учёным советом вуза от 28.02.2025 протокол № 8.

Рабочая программа одобрена на заседании кафедры

Автоматики и информационных технологий в управлении

Протокол от 18.04.2025 г. № 6 Срок действия программы: 20252029 уч.г. Зав. кафедрой Бабаян Павел Вартанович

#### Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсужд исполнения в 2026-2027 учебном году на Автоматики и информационных технол	заседании кафедры	
Протокол	от2026 г. №	
Зав. кафе,	црой	
Визирова	ние РПД для исполнения в очередном учебном году	
Рабочая программа пересмотрена, обсужд исполнения в 2027-2028 учебном году на <b>Автоматики и информационных техно</b> л	заседании кафедры	
Протокол	от2027 г. №	
Зав. кафе,	дрой	
Визирова	ние РПД для исполнения в очередном учебном году	
Визирован Рабочая программа пересмотрена, обсуждисполнения в 2028-2029 учебном году на Автоматики и информационных технол	ена и одобрена для заседании кафедры	
Рабочая программа пересмотрена, обсужд исполнения в 2028-2029 учебном году на <b>Автоматики и информационных техно</b> л	ена и одобрена для заседании кафедры	
Рабочая программа пересмотрена, обсужд исполнения в 2028-2029 учебном году на Автоматики и информационных технол Протокол	ена и одобрена для заседании кафедры гогий в управлении	
Рабочая программа пересмотрена, обсужд исполнения в 2028-2029 учебном году на Автоматики и информационных технол Протокол	ена и одобрена для заседании кафедры <b>погий в управлении</b> от2028 г. №	
Рабочая программа пересмотрена, обсужд исполнения в 2028-2029 учебном году на <b>Автоматики и информационных техно</b> л Протокол Зав. кафе,	ена и одобрена для заседании кафедры <b>погий в управлении</b> от2028 г. №	
Рабочая программа пересмотрена, обсужд исполнения в 2028-2029 учебном году на <b>Автоматики и информационных техно</b> л Протокол Зав. кафе,	ена и одобрена для васедании кафедры гогий в управлении  от 2028 г. №  прой  ние РПД для исполнения в очередном учебном году  ена и одобрена для	
Рабочая программа пересмотрена, обсужд исполнения в 2028-2029 учебном году на Автоматики и информационных технол Протокол Зав. кафе, Визировая Рабочая программа пересмотрена, обсужд	ена и одобрена для заседании кафедры ногий в управлении  от 2028 г. №  дрой  ние РПД для исполнения в очередном учебном году  ена и одобрена для заседании кафедры	
Рабочая программа пересмотрена, обсужд исполнения в 2028-2029 учебном году на в Автоматики и информационных технол Протокол Зав. кафе, Визирован Рабочая программа пересмотрена, обсужд исполнения в 2029-2030 учебном году на в Автоматики и информационных технол	ена и одобрена для заседании кафедры ногий в управлении  от 2028 г. №  дрой  ние РПД для исполнения в очередном учебном году  ена и одобрена для заседании кафедры	

# 1. ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ) 1.1 Целью освоения дисциплины «Цифровая схемотехника и программируемые логические схемы» является формирование профессиональных знаний элементной базы современных цифровых устройств и технологий, применяемых для синтеза и анализа современных электронных и оптико-электронных приборов и систем. 1.2 Задачи дисциплины: получение системы знаний об арифметических и логических основах цифровой схемотехники, используемой для построения цифровых устройств, элементной базе, принципах синтеза и анализа цифровых устройств, получение знаний о современном состоянии программируемых логических интегральных схем (ПЛИС) как элементной базы аппаратуры цифровой обработки сигналов, получение знаний о системах проектирования и языках описания аппаратуры на ПЛИС, освоение современных технологий разработки цифровых устройств на базе ПЛИС, рассмотрение практических вопросов реализации конкретных алгоритмов и

	2. МЕСТО ДИСЦИ	ПЛИНЫ (МОДУЛЯ) В СТРУКТУРЕ ОБРАЗОВАТЕЛЬНОЙ ПРОГРАММЫ			
П	икл (раздел) ОП:	Б1.0			
2.1	Требования к предварт	ительной подготовке обучающегося:			
2.1.1	Микропроцессорные уст	гройства систем управления			
2.1.2	Оптико-электронные си	стемы			
2.1.3	Основы цифровой обраб	ботки изображений			
2.2	2 Дисциплины (модули) и практики, для которых освоение данной дисциплины (модуля) необходимо как предшествующее:				
2.2.1	Геоинформационные си	стемы и технологии			
2.2.2	Оптимальные системы				
2.2.3	Современные пакеты и	библиотеки для обработки изображений			
2.2.4	Технологии программир	ования			
2.2.5	Бортовые информацион	но-измерительные системы			
2.2.6	Интеллектуальные сист	емы управления			
2.2.7	Математические методы	л формирования изображений			
2.2.8	Методы локализации, п	озиционирования и навигации мобильных роботов			
2.2.9	Нейросетевые системы	управления			
2.2.10	Тепловизионные систем	ы			
2.2.11	Технологии комплексир	ования информации в оптико-электронных системах			
2.2.12	Выполнение и защита в	ыпускной квалификационной работы			
2.2.13	Научно-исследовательст	кая работа			
2.2.14	Преддипломная практин	ка			
2.2.15	Производственная практ	гика			

### 3. КОМПЕТЕНЦИИ ОБУЧАЮЩЕГОСЯ, ФОРМИРУЕМЫЕ В РЕЗУЛЬТАТЕ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ)

ОПК-7: Способен производить необходимые расчёты отдельных блоков и устройств систем контроля, автоматизации и управления, выбирать стандартные средства автоматики, измерительной и вычислительной техники при проектировании систем автоматизации и управления

## ОПК-7.1. Производит необходимые расчеты отдельных блоков и устройств систем контроля, автоматизации и управления при проектировании систем автоматизации и управления

#### Знать

**устройств**.

современное состояние и тенденции развития цифровой схемотехники, принципы и технологии проектирования цифровых устройств, применяемых в оптико-электронных приборах и комплексах.

#### Уметь

применять свои знания к решению задач проектирования средств автоматизации и управления оптико-электронными приборами и комплексами.

#### Владеть

современными методами сбора и анализа информации для проектирования средств автоматизации и управления оптико-электронными приборами и комплексами.

ОПК-7.2. Выбирает стандартные средства автоматики, измерительной и вычислительной техники при проектировании систем автоматизации и управления

#### Знать

основы и тенденции развития технологий анализа и синтеза устройств цифровой схемотехники, применяемые при проектировании оптико-электронных приборов и комплексов.

#### Уметь

систематизировать и структурировать полученную в результате анализа информацию для решения профессиональных задач Владеть

способами поиска, обработки и анализа информации для решения профессиональных задач с соблюдением требований информационной безопасности

#### В результате освоения дисциплины (модуля) обучающийся должен

3.1	Знать:
	элементную базу современной цифровой схемотехники, принципы и современные средства проектирования цифровых устройств.
3.2	Уметь:
	применять свои знания к решению практических задач с использованием современной элементной базы и технологий проектирования цифровых устройств
3.3	Владеть:
3.3.1	современными методами разработки цифровых устройств.

	4. СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)						
Код занятия	Наименование разделов и тем /вид занятия/	Семестр / Курс	Часов	Компетен- ции	Литература	Форма контроля	
	Раздел 1. Арифметические и логические основы цифровой схемотехники						
1.1	Системы счисления. Выполнение арифметических операций в двоичной системе счисления. /Тема/	6	0			Зачет	
1.2	Системы счисления. Выполнение арифметических операций в двоичной системе счисления. /Лек/	6	2		Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет	
1.3	Системы счисления. Выполнение арифметических операций в двоичной системе счисления. /Ср/	6	4		Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4	Зачет	
1.4	Основы алгебры логики. /Тема/	6	0			Зачет	
1.5	Основы алгебры логики. /Лек/	6	2		Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Зачет	
1.6	Основы алгебры логики. /Ср/	6	4		Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Зачет	

1.7	Базовые логические элементы. булевы функции, уравнения, тождества, теоремы и аксиомы. /Тема/	6	0		Зачет
1.8	Базовые логические элементы. булевы функции, уравнения, тождества, теоремы и аксиомы. /Лек/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
1.9	Базовые логические элементы. булевы функции, уравнения, тождества, теоремы и аксиомы. /Ср/	6	4	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
	Раздел 2. Элементная база цифровых вычислительных устройств				
2.1	Элементная база цифровых вычислительных устройств разных поколений. /Teмa/	6	0		Зачет
2.2	Элементная база цифровых вычислительных устройств разных поколений. /Лек/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
2.3	Элементная база цифровых вычислительных устройств разных поколений. /Пр/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
2.4	Элементная база цифровых вычислительных устройств разных поколений. /Ср/	6	6	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
2.5	Характеристики и параметры логических элементов. /Тема/	6	0		Зачет
2.6	Характеристики и параметры логических элементов. /Лек/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет

	1				
2.7	Характеристики и параметры логических элементов. /Пр/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
2.8	Характеристики и параметры логических элементов. /Ср/	6	6	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
	Раздел 3. Основы анализа и синтеза логических устройств комбинационного типа устройствах				
3.1	Комбинационные схемы: анализ и синтез. Таблицы истинности. Составление логических функций. /Тема/	6	0		Зачет
3.2	Комбинационные схемы: анализ и синтез. Таблицы истинности. Составление логических функций. /Лек/	6	3	Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
3.3	Комбинационные схемы: анализ и синтез. Таблицы истинности. Составление логических функций. /Пр/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
3.4	Комбинационные схемы: анализ и синтез. Таблицы истинности. Составление логических функций. /Ср/	6	6	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
3.5	Составление таблиц истинности и логических функций. Минимизация логических функций. Карты Карно. /Тема/	6	0		Зачет
3.6	Составление таблиц истинности и логических функций. Минимизация логических функций. Карты Карно. /Лек/	6	3	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет

3.7	Составление таблиц истинности и логических	6	2	Л1.1 Л1.2	Зачет
	функций. Минимизация логических функций. Карты Карно. /Пр/			Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	
3.8	Составление таблиц истинности и логических функций. Минимизация логических функций. Карты Карно. /Ср/	6	6	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
	Раздел 4. Проектирование логических устройств комбинационного типа				
4.1	Полусумматор. Полный сумматор. Инкрементор. Параллельный сумматор. Мультиплексоры и демультиплексоры. /Тема/	6	0		Зачет
4.2	Полусумматор. Полный сумматор. Инкрементор. Параллельный сумматор. Мультиплексоры и демультиплексоры. /Лек/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Зачет
4.3	Полусумматор. Полный сумматор. Инкрементор. Параллельный сумматор. Мультиплексоры и демультиплексоры. /Пр/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Зачет
4.4	Полусумматор. Полный сумматор. Инкрементор. Параллельный сумматор. Мультиплексоры и демультиплексоры. /Лаб/	6	4	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Зачет
4.5	Полусумматор. Полный сумматор. Инкрементор. Параллельный сумматор. Мультиплексоры и демультиплексоры. /Ср/	6	4	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4	Зачет
4.6	Универсальный логический элемент на основе мультиплексора. Шифраторы и дешифраторы. Преобразование прямого кода в обратный и дополнительный коды. /Тема/	6	0		Зачет

4.7	Универсальный логический элемент на основе мультиплексора. Шифраторы и дешифраторы. Преобразование прямого кода в обратный и дополнительный коды. /Лек/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
4.8	Универсальный логический элемент на основе мультиплексора. Шифраторы и дешифраторы. Преобразование прямого кода в обратный и дополнительный коды. /Пр/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
4.9	Универсальный логический элемент на основе мультиплексора. Шифраторы и дешифраторы. Преобразование прямого кода в обратный и дополнительный коды. /Лаб/	6	4	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.3 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
4.10	Универсальный логический элемент на основе мультиплексора. Шифраторы и дешифраторы. Преобразование прямого кода в обратный и дополнительный коды. /Ср/	6	4	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
4.11	Преобразование перемещения в двоичный код. Преобразователи позиционного двоичного кода в код Грея. Преобразователи кода Грея в позиционный двоичный код. Компараторы. Арифметико-логическое устройство комбинационного типа. /Тема/	6	0		Зачет
4.12	Преобразование перемещения в двоичный код. Преобразователи позиционного двоичного кода в код Грея. Преобразователи кода Грея в позиционный двоичный код. Компараторы. Арифметико-логическое устройство комбинационного типа. /Лек/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
4.13	Преобразование перемещения в двоичный код. Преобразователи позиционного двоичного кода в код Грея. Преобразователи кода Грея в позиционный двоичный код. Компараторы. Арифметико-логическое устройство комбинационного типа. /Ср/	6	4	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
	Раздел 5. Логические устройства последовательностного типа				
5.1	Триггеры: асинхронные, синхронные, статические, динамические. RS-триггер, D-триггер, JK-триггер, счетный триггер. /Тема/	6	0		Зачет

5.2	Триггеры: асинхронные, синхронные,	6	3	Л1.1 Л1.2	Зачет
	статические, динамические. RS-триггер, D-триггер, JK-триггер, счетный триггер. /Лек/			Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	
5.3	Триггеры: асинхронные, синхронные, статические, динамические. RS-триггер, D-триггер, JK-триггер, счетный триггер. /Пр/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
5.4	Триггеры: асинхронные, синхронные, статические, динамические. RS-триггер, D-триггер, JK-триггер, счетный триггер. /Лаб/	6	4	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
5.5	Триггеры: асинхронные, синхронные, статические, динамические. RS-триггер, D-триггер, JK-триггер, счетный триггер. /Ср/	6	6	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Зачет
5.6	Регистры, счетчики. Формирователи заданной последовательности импульсов. /Тема/	6	0		Зачет
5.7	Регистры, счетчики. Формирователи заданной последовательности импульсов. /Лек/	6	3	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
5.8	Регистры, счетчики. Формирователи заданной последовательности импульсов. /Пр/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Зачет
5.9	Регистры, счетчики. Формирователи заданной последовательности импульсов. /Лаб/	6	4	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Зачет

5.10	Регистры, счетчики. Формирователи заданной последовательности импульсов. /Ср/	6	6	Л1.1 Л1.2 Л1.3 Л1.5	Зачет
				Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5	
				Л2.6Л3.1	
				Л3.2 Л3.4 1 Э2 Э3 Э4	
				Э5 Э5	
	Раздел 6. Цифровые автоматы				
6.1	Цифровые автоматы: структуры, этапы синтеза, алгоритм работы, граф, выбор разрядности памяти, логические выражения для функций переходов. /Тема/	6	0		Зачет
6.2	Цифровые автоматы: структуры, этапы синтеза, алгоритм работы, граф, выбор разрядности памяти, логические выражения для функций переходов. /Лек/	6	2	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 1 Э2 Э3 Э4	Зачет
6.3	Цифровые автоматы: структуры, этапы синтеза, алгоритм работы, граф, выбор разрядности памяти, логические выражения для функций переходов. /Ср/	6	6	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 1 Э2 Э3 Э4	Зачет
6.4	Составление схемы и тестирование конечного автомата. /Тема/	6	0		Зачет
6.5	Цифровые автоматы: структуры, этапы синтеза, алгоритм работы, граф, выбор разрядности памяти, логические выражения для функций переходов. /Лек/	6	2	ЛІ.1 ЛІ.2 ЛІ.3 ЛІ.5 ЛІ.6 ЛІ.7 ЛІ.8Л2.1 Л2.6Л3.1 Л3.2 ЛЗ.4 І Э2 ЭЗ Э4	Зачет
6.6	Цифровые автоматы: структуры, этапы синтеза, алгоритм работы, граф, выбор разрядности памяти, логические выражения для функций переходов. /Ср/	6	5	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 1 Э2 Э3 Э4	Зачет
	Раздел 7. Промежуточная аттестация				
7.1	Подготовка к зачету, иная контактная работа. /Тема/	6	0		
7.2	Сдача зачета /ИКР/	6	0,25	Л1.2 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 1 Э2 Э3 Э4 Э5	

7.2	/D /		1 0.75	H1 1 H1 0	
7.3	Подготовка к зачету /Зачёт/	6	8,75	Л1.1 Л1.2 Л1.3 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.3 Л3.4 Э1 Э2 ЭЗ Э4	
	Раздел 8. Элементная база ПЛИС				
8.1	Общие сведения о ПЛИС. Классификация и архитектуры ПЛИС. Критерии выбора ПЛИС. /Тема/	6	0		Экзамен
8.2	Общие сведения о ПЛИС. Классификация и архитектуры ПЛИС. Критерии выбора ПЛИС. /Лек/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Экзамен
8.3	Общие сведения о ПЛИС. Классификация и архитектуры ПЛИС. Критерии выбора ПЛИС. /Ср/	6	6		Экзамен
8.4	Архитектуры и основные характеристики ПЛИС ведущих мировых производителей: Altera, Xilinx, Actel. /Тема/	6	0	5	Экзамен
8.5	Архитектуры и основные характеристики ПЛИС ведущих мировых производителей: Altera, Xilinx, Actel. /Лек/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Экзамен
8.6	Архитектуры и основные характеристики ПЛИС ведущих мировых производителей: Altera, Xilinx, Actel. /Ср/	6	5		Экзамен
	Раздел 9. САПР MAX+PLUS II				
9.1	Основные характеристики САПР MAX+PLUS II. Разделы меню MAX+Plus II, их функциональное назначение. Редакторы MAX+Plus II: графический, текстовый, символьный, сигнальный, редактор топологической структуры. /Тема/	6	0		Экзамен

9.2	Основные характеристики САПР MAX+PLUS II. Разделы меню MAX+Plus II, их функциональное назначение. Редакторы MAX+Plus II: графический, текстовый, символьный, сигнальный, редактор топологической структуры. /Лек/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Экзамен
9.3	Основные характеристики САПР MAX+PLUS II. Разделы меню MAX+Plus II, их функциональное назначение. Редакторы MAX+Plus II: графический, текстовый, символьный, сигнальный, редактор топологической структуры. /Ср/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
9.4	Понятие проекта в САПР MAX+PLUS II. Файл проекта. Вспомогательные файлы. Процедура разработки проекта: описание, компиляция, верификация, загрузка конфигурации устройств. Назначения физических ресурсов и конфигурационные установки /Tema/	6	0		Экзамен
9.5	Понятие проекта в САПР MAX+PLUS II. Файл проекта. Вспомогательные файлы. Процедура разработки проекта: описание, компиляция, верификация, загрузка конфигурации устройств. Назначения физических ресурсов и конфигурационные установки /Лек/	6	3	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Экзамен
9.6	Понятие проекта в САПР MAX+PLUS II. Файл проекта. Вспомогательные файлы. Процедура разработки проекта: описание, компиляция, верификация, загрузка конфигурации устройств. Назначения физических ресурсов и конфигурационные установки /Пр/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Экзамен
9.7	Понятие проекта в САПР MAX+PLUS II. Файл проекта. Вспомогательные файлы. Процедура разработки проекта: описание, компиляция, верификация, загрузка конфигурации устройств. Назначения физических ресурсов и конфигурационные установки /Лаб/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
9.8	Понятие проекта в САПР MAX+PLUS II. Файл проекта. Вспомогательные файлы. Процедура разработки проекта: описание, компиляция, верификация, загрузка конфигурации устройств. Назначения физических ресурсов и конфигурационные установки /Ср/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
9.9	Библиотеки моделей САПР MAX+PLUS II. Графические символы. Смешанное использование файлов. Симулятор САПР MAX+ PLUS II. Создание тестовых сигналов в виде векторного сигнального файла Vector File /Tema/	6	0		Экзамен

9.10	Библиотеки моделей САПР MAX+PLUS II. Графические символы. Смешанное использование файлов. Симулятор САПР MAX+ PLUS II. Создание тестовых сигналов в виде векторного сигнального файла Vector File /Лек/	6	3	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
9.11	Библиотеки моделей САПР MAX+PLUS II. Графические символы. Смешанное использование файлов. Симулятор САПР MAX+ PLUS II. Создание тестовых сигналов в виде векторного сигнального файла Vector File /Пр/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Экзамен
9.12	Библиотеки моделей САПР MAX+PLUS II. Графические символы. Смешанное использование файлов. Симулятор САПР MAX+ PLUS II. Создание тестовых сигналов в виде векторного сигнального файла Vector File /Лаб/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.3 Л3.4 Э1 Э2 Э3 Э4	Экзамен
9.13	Библиотеки моделей САПР MAX+PLUS II. Графические символы. Смешанное использование файлов. Симулятор САПР MAX+ PLUS II. Создание тестовых сигналов в виде векторного сигнального файла Vector File /Cp/	6	3	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
	Раздел 10. Язык описания аппаратуры AHDL				
10.1	Общие сведения о языке описания аппаратуры AHDL. "Золотые" правила AHDL. Элементы языка AHDL. Структура текстового описания. /Тема/	6	0		Экзамен
10.2	Общие сведения о языке описания аппаратуры AHDL. "Золотые" правила AHDL. Элементы языка AHDL. Структура текстового описания. /Лек/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
10.3	Общие сведения о языке описания аппаратуры AHDL. "Золотые" правила AHDL. Элементы языка AHDL. Структура текстового описания. /Ср/	6	6	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
10.4	Операторы и конструкции языка описания аппаратуры AHDL. /Тема/	6	0		Экзамен

10.5			1 . 1	71071	n
10.5	Операторы и конструкции языка описания аппаратуры AHDL. /Лек/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4	Экзамен
10.6	Операторы и конструкции языка описания аппаратуры AHDL. /Пр/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Экзамен
10.7	Операторы и конструкции языка описания аппаратуры AHDL. /Лаб/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.3 Л3.4 Э1 Э2 Э3 Э4	Экзамен
10.8	Операторы и конструкции языка описания аппаратуры AHDL. /Cp/	6	6	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4	Экзамен
	Раздел 11. Примеры проектирования на языке AHDL				
11.1	Проектирование комбинационных схем: шифраторов, дешифраторов, мультиплексоров, демультиплексоров, преобразователей кода, компараторов, сумматоров. /Тема/	6	0		Экзамен
11.2	Проектирование комбинационных схем: шифраторов, дешифраторов, мультиплексоров, демультиплексоров, преобразователей кода, компараторов, сумматоров. /Лек/	6	3	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.3 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
11.3	Проектирование комбинационных схем: шифраторов, дешифраторов, мультиплексоров, демультиплексоров, преобразователей кода, компараторов, сумматоров. /Пр/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.3 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	Экзамен

УП: 27.03.04\_25\_00.plx cтр. 1<sup>2</sup>

11.4	Проектирование комбинационных схем: шифраторов, дешифраторов, мультиплек-	6	4	Л1.2 Л1.4 Л1.5 Л1.6	Экзамен
	соров, демультиплексоров, преобразователей кода, компараторов, сумматоров. /Лаб/			Л1.7 Л1.8Л2.1 Л2.3	
				Л2.6Л3.1 Л3.2 Л3.3	
				Л3.4 Э1 Э2 Э3 Э4	
11.5	Проектирование комбинационных схем: шифраторов, дешифраторов, мультиплек-	6	4	Э5 Л1.2 Л1.4 Л1.5 Л1.6	Экзамен
	соров, демультиплексоров, преобразователей кода, компараторов, сумматоров. /Ср/			Л1.7 Л1.8Л2.1	
				Л2.2 Л2.3 Л2.4 Л2.5	
				Л2.6Л3.1 Л3.2 Л3.4	
11.6	П	6	0	91 92 93 94 95	2
	Проектирование последовательностных схем: регистров, счетчиков, модулей памяти, конечных автоматов. /Тема/				Экзамен
11.7	Проектирование последовательностных схем: регистров, счетчиков, модулей памяти, конечных автоматов. /Лек/	6	3	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7	Экзамен
	RONC-INDIA distribution. / JICK/			Л1.8Л2.1 Л2.3	
				Л2.6Л3.1 Л3.2 Л3.4	
11.0	П		2	91 92 93 94 95	D
11.8	Проектирование последовательностных схем: регистров, счетчиков, модулей памяти, конечных автоматов. /Лаб/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7	Экзамен
				Л1.8Л2.1 Л2.3	
				Л2.6Л3.1 Л3.2 Л3.3	
				ЛЗ.4 Э1 Э2 Э3 Э4 Э5	
11.9	Проектирование последовательностных схем: регистров, счетчиков, модулей памяти,	6	2	Л1.2 Л1.4 Л1.5 Л1.6	Экзамен
	конечных автоматов. /Пр/			Л1.7 Л1.8Л2.1 Л2.3	
				Л2.6Л3.1 Л3.2 Л3.4	
				91 92 93 94 95	
11.10	Проектирование последовательностных схем: регистров, счетчиков, модулей памяти, конечных автоматов. /Ср/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7	Экзамен
	консчных автоматов. /ср/			Л1.8Л2.1 Л2.2 Л2.3	
				Л2.4 Л2.5 Л2.6Л3.1	
				Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5	
11.11	Использование непараметризированных и параметризированных модулей. /Teмa/	6	0		Экзамен

	1				
11.12	Использование непараметризированных и параметризированных модулей. /Лек/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.3 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
11.13	Использование непараметризированных и параметризированных модулей. /Лаб/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.3 Л2.6Л3.1 Л3.2 Л3.3 Л3.4 Э1 Э2 Э3 Э4	Экзамен
11.14	Использование непараметризированных и параметризированных модулей. /Пр/	6	2	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.3 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
11.15	Использование непараметризированных и параметризированных модулей. /Ср/	6	4	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
	Раздел 12. Программирование и реконфигурирование ПЛИС				
12.1	Понятие конфигурирования и реконфигурирования ПЛИС. Конфигурирование в системе и в схеме. /Тема/	6	0		Экзамен
12.2	Понятие конфигурирования и реконфигурирования ПЛИС. Конфигурирование в системе и в схеме. /Лек/	6	1	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4	Экзамен
12.3	Понятие конфигурирования и реконфигурирования ПЛИС. Конфигурирование в системе и в схеме. /Ср/	6	6	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5	Экзамен
12.4	Программирование через порт JTAG. Схема загрузочного кабеля ByteBlaster MV. Инсталляция загрузочного кабеля Byte Blaster MV на РС. Общая характеристика процесса конфигурирования. /Тема/	6	0		Экзамен

12.5	Программирование через порт JTAG. Схема загрузочного кабеля ByteBlaster MV. Инсталляция загрузочного кабеля Byte Blaster MV на PC. Общая характеристика процесса конфигурирования. /Лек/	6	1	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5
12.6	Программирование через порт JTAG. Схема загрузочного кабеля ByteBlaster MV. Инсталляция загрузочного кабеля Byte Blaster MV на РС. Общая характеристика процесса конфигурирования. /Ср/	6	5,3	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5
	Раздел 13. Промежуточная аттестация			
13.1	Подготовка к экзамену, иная контактная работа. /Тема/	6	0	
13.2	Сдача экзамена /ИКР/	6	0,35	Л1.2 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 Э3 Э4 Э5
13.3	Консультация перед экзаменом /Кнс/	6	2	Л1.2 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5
13.4	Подготовка к экзамену /Экзамен/	6	44,35	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.3 Л3.4 Э1 Э2 ЭЗ Э4
13.5	Подготовка курсовой работы /КПКР/	6	11,7	Л1.2 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6Л3.1 Л3.2 Л3.3 Л3.4 Э1 Э2 ЭЗ Э4 Э5
13.6	Защита курсовой работы /ИКР/	6	0,3	Л1.2 Л1.5 Л1.6 Л1.7 Л1.8Л2.1 Л2.6Л3.1 Л3.2 Л3.4 Э1 Э2 ЭЗ Э4 Э5

Оценочные материалы приведены в приложении к рабочей программе дисциплины (см. документ "Оценочные материалы по дисциплине "Цифровая схемотехника и программируемые логические схемы")

	, , , , , , , , , , , , , , , , , , ,	ЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСП 6.1. Рекомендуемая литература	,	
		6.1.1. Основная литература		
№	Авторы, составители	Заглавие	Издательство, год	Количество/ название ЭБС
Л1.1	Суханова Н. В., Кудряшов В. С.	Основы электроники и цифровой схемотехники : учебное пособие	Воронеж: Воронежский государственн ый университет инженерных технологий, 2017, 96 с.	978-5-00032- 226-0, http://www.ip rbookshop.ru/ 70815.html
Л1.2	Строгонов А. В., ред. Рембезы С. И.	Реализация цифровых устройств в базисе программируемых логических интегральных схем: учебное пособие	Саратов: Ай Пи Эр Медиа, 2019, 151 с.	978-5-4497- 0208-1, http://www.ip rbookshop.ru/ 83658.html
Л1.3	Новиков Ю. В.	Введение в цифровую схемотехнику	Москва: ИНТУИТ, 2016, 392 с.	5-94774-600- X, https://e.lanbo ok.com/book/ 100676
Л1.4	Стешенко В.Б.	ПЛИС фирмы ALTERA: элементная база, система проектирования и языки описания аппаратуры [Электрон.ресурс]	М.:"Додэка XXI", 2007, Диск CD-ROM (32Мв)	, 1
Л1.5	Кистрин А.В., Костров Б.В., Никифоров М.Б., Устюков Д.И.	Проектирование цифровых устройств : учеб.	М.: КУРС, 2017, 347с.; прил.	978-5-16- 011833-8, 1
Л1.6	Гаврилова Т. А., Кудрявцев Д. В., Муромцев Д. И.	Инженерия знаний. Модели и методы : учебник для вузов	Санкт- Петербург: Лань, 2023, 324 с.	978-5-507- 46580-4, https://e.lanbo ok.com/book/ 312842
Л1.7	Гаврилов А.Н., Бехтин Ю.С.	Конспект лекций по проектированию цифровых устройств: учеб. пособие (на англ. языке) = Gavrilov A.N., Bekhtin Y.S. LECTURE NOTES on DIGITAL DEVICE DESIGN: Tutorial: Учебное пособие	Рязань: РИЦ РГРТУ, 2023,	https://elib.rsr eu.ru/ebs/dow nload/3889
Л1.8	Ушенина И.В.	Проектирование цифровых устройств на ПЛИС : учебное пособие для вузов	Санкт- Петербург: Лань, 2023, 408 с.	978-5-507- 47049-5, https://e.lanbo ok.com/book/ 322511
		6.1.2. Дополнительная литература		
№	Авторы, составители	Заглавие	Издательство, год	Количество/ название ЭБС

№	Авторы, составители	Заглавие	Издательство,	Количество/
			год	название ЭБС
Л2.1	Микушин А. В., Сединин В. И.	Цифровая схемотехника: монография	Новосибирск: Сибирский государственный университет телекоммуник аций и информатики, 2016, 319 с.	978-5-91434- 036-7, http://www.ip rbookshop.ru/ 69569.html
Л2.2	А.С. Ашихмин	Программируемые логические интегральные схемы (часть I): Учебное пособие	Рязань: РИЦ РГРТУ, 2005,	https://elib.rsr eu.ru/ebs/dow nload/226
Л2.3	Антонов А.П., Мелехин В.Ф., Филиппов А.С.	Обзор элементной базы фирмы ALTERA	СПб., 1997, 142c.	, 1
Л2.4	Угрюмов Е.П.	Цифровая схемотехника : Учеб.пособие	СПб.:БХВ- Петербург, 2004, 782c.	5-94157-397- 9, 1
Л2.5	Ашихмин А.С.	Цифровая схемотехника. Современный подход	М.:ДЕСС, 2007, 287с.	5-9605-0029- 4, 1
Л2.6	Мурсаев А. Х., Буренева О. И.	Практикум по проектированию на языках VerilogHDL и SystemVerilog: учебное пособие для вузов	Санкт- Петербург: Лань, 2021, 120 с.	978-5-8114- 7341-0, https://e.lanbo ok.com/book/ 158952
Л2.7	Мурсаев А. Х., Буренева О. И.	Практикум по проектированию на языках VerilogHDL и SystemVerilog	Санкт- Петербург: Лань, 2022, 120 с.	978-5-8114- 9560-3, https://e.lanbo ok.com/book/ 200474
Л2.8	Бруно Ф., Романов А. Ю., под н. р., Ревича Ю. В.	Программирование FPGA для начинающих. Создайте цифровые устройства и электронные схемы с помощью SystemVerilog	Москва: ДМК Пресс, 2022, 304 с.	978-5-97060- 986-6, https://e.lanbo ok.com/book/ 314876
		6.1.3. Методические разработки	•	•
No	Авторы, составители	Заглавие	Издательство, год	Количество/ название ЭБС
Л3.1	Гаврилов А.Н.	Проектирование цифровых устройств на ПЛИС: метод. указ. к курс. работе: Методические указания	Рязань: РИЦ РГРТУ, 2020,	https://elib.rsr eu.ru/ebs/dow nload/2573
Л3.2	Гаврилов А.Н.	Проектирование цифровых устройств на ПЛИС в графическом редакторе САПР MAX+PLUS II: метод. указ. к лаб. работам: Методические указания	Рязань: РИЦ РГРТУ, 2020,	https://elib.rsr eu.ru/ebs/dow nload/2574
Л3.3	Гаврилов А.Н.	Проектирование цифровых устройств на ПЛИС с использованием языка описания аппаратуры AHDL: метод. указ. к лаб. работам: Методические указания	Рязань: РИЦ РГРТУ, 2020,	https://elib.rsr eu.ru/ebs/dow nload/2575

No	Авторы, составители	Заглавие	Издательство,	Количество/		
	1 ,		год	название		
				ЭБС		
Л3.4	Вираховский Н.И.,	Цифровые интегральные микросхемы: метод. указ. к лаб.	Рязань: РИЦ	,		
	Левитин А.В.,	работам: Методические указания	РГРТУ, 2020,	https://elib.rsr		
	Симкин В.В.			eu.ru/ebs/dow		
				nload/2613		
	6.2. Переч	ень ресурсов информационно-телекоммуникационной сети "	Интернет''			
Э1	Официальный интерне	т портал РГРТУ [электронный ресурс] http://www.rsreu.ru				
Э2	2 Образовательный портал РГРТУ [электронный ресурс] Режим доступа: по паролюhttps://edu.rsreu.ru					
Э3	ЭЗ Электронная библиотека РГРТУ [электронный ресурс] Режим доступа: доступ из корпоративной сети РГРТУ -					
	по паролюhttp://elib.rsreu.ru					
Э4	Э4 Электронно-библиотечная система IRPbooks [электронный ресурс] Режим доступа: доступ из корпоративной					
	сети РГРТУ - свободный, доступ из сети интернет- по паролюhttps://www.iprbookshop.ru					
Э5	5 Электронно-библиотечная система «Лань» [электронный ресурс] Режим доступа: доступ из корпоративной сети					
	РГРТУ - свободный, доступ из сети интернет- по паролюhttps://e.lanbook.com					
	6.3 Порочени программного обеспечения и информационных сирарочных					

#### 6.3 Перечень программного обеспечения и информационных справочных систем

## 6.3.1 Перечень лицензионного и свободно распространяемого программного обеспечения, в том числе отечественного производства

Наименование		Описание					
Операцио	онная система Windows	Коммерческая лицензия					
Kaspersky	y Endpoint Security	Коммерческая лицензия					
Adobe Ad	crobat Reader	Свободное ПО					
LibreOffi	ce	Свободное ПО					
OpenOffi	ce	Свободное ПО					
Lazarus		Свободное ПО					
Pascal		Свободное ПО					
7 Zip		Свободное ПО					
DOSBox		Свободное ПО					
Операцио	онная система MS DOS	Бессрочно. Корпоративная лицензия Microsoft Imagine Membership ID 700565239					
Файловы	й менеджер FAR	Свободное ПО					
	6.3.2 Пере	чень информационных справочных систем					
6.3.2.1	Информационно-правовой портал ГАРАНТ.РУ http://www.garant.ru						
6.3.2.2	Система КонсультантПлюс http://www.consultant.ru						
6.3.2.3	Справочная правовая система «КонсультантПлюс» (договор об информационной поддержке №1342/455-100 от 28.10.2011 г.)						

	7. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)
1	445 учебно-административный корпус. Учебная аудитория для проведения учебных занятий лекционного и семинарского типа, практических занятий, групповых и индивидуальных консультаций, текущего контроля и промежуточной аттестации Специальная мебель (54 посадочных места), компьютер с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду РГРТУ, мультимедиа проектор, экран, доска, колонки звуковые.
2	430 учебно-административный корпус. Учебная аудитория для проведения учебных занятий семинарского типа, лабораторных работ, практических занятий, групповых и индивидуальных консультаций, текущего контроля и промежуточной аттестации 24 учебных компьютеров с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду РГРТУ, сервер данных
3	447 учебно-административный корпус. Помещение для самостоятельной работы обучающихся 10 компьютеров с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду РГРТУ, учебный роботизированный стенд, видеокамеры, сервер данных
4	449 учебно-административный корпус. Учебная аудитория для проведения учебных занятий семинарского типа, лабораторных работ, практических занятий, групповых и индивидуальных консультаций, текущего контроля и промежуточной аттестации 15 компьютеров с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду РГРТУ, проектор, экран, доска, магнитный усилитель, фазовращатель, асинхронные приводы, осциллограф, электронный микроскоп, учебный роботизированный стенд, учебный комплект роботизированного оборудования Mindstorms, видеокамера

УП: 27.03.04\_25\_00.plx

#### 8. МЕТОДИЧЕСКИЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)

Методическое обеспечение дисциплины приведено в приложении к рабочей программе дисциплины (см. документ "Методические указания дисциплины "Цифровая схемотехника и программируемые логические схемы")

Оператор ЭДО ООО "Компания "Тензор"

ДОКУМЕНТ ПОДПИСАН ЭЛЕКТРОННОЙ ПОДПИСЬЮ

ПОДПИСАНО ЗАВЕДУЮЩИМ ФГБОУ ВО "РГРТУ", РГРТУ, Бабаян Павел Вартанович, Заведующий кафедрой АИТУ

27.06.25 15:29 (MSK)

Простая подпись

КАФЕДРЫ

КАФЕДРЫ

ПОДПИСАНО ЗАВЕДУЮЩИМ ВЫПУСКАЮЩЕЙ ФГБОУ ВО "РГРТУ", РГРТУ, Бабаян Павел Вартанович,

27.06.25 15:29 (MSK)

Простая подпись

Заведующий кафедрой АИТУ