

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ  
**ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ  
УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ  
"РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ  
ИМЕНИ В.Ф. УТКИНА"**

СОГЛАСОВАНО  
Зав. выпускающей кафедры

УТВЕРЖДАЮ  
Проректор по УР  
А.В. Корячко

**Цифровые устройства и микропроцессоры**  
рабочая программа дисциплины (модуля)

Закреплена за кафедрой	<b>Радиотехнических систем</b>
Учебный план	z11.03.01_22_00.plx 11.03.01 Радиотехника
Квалификация	<b>бакалавр</b>
Форма обучения	<b>заочная</b>
Общая трудоемкость	<b>7 ЗЕТ</b>

**Распределение часов дисциплины по курсам**

Курс	3		4		Итого	
	уп	рп	уп	рп		
Лекции	6	6	4	4	10	10
Лабораторные	4	4	4	4	8	8
Практические			2	2	2	2
Консультации			2	2	2	2
Иная контактная работа	0,25	0,25	0,9	0,9	1,15	1,15
Итого ауд.	10,25	10,25	12,9	12,9	23,15	23,15
Контактная работа	10,25	10,25	12,9	12,9	23,15	23,15
Сам. работа	84	84	93,3	93,3	177,3	177,3
Часы на контроль	3,75	3,75	12,1	12,1	15,85	15,85
Письменная работа на курсе			15,7	15,7	15,7	15,7
Контрольная работа заочники	10	10	10	10	20	20
Итого	108	108	144	144	252	252

г. Рязань

Программу составил(и):

*к.т.н., ст. преп., Пальчик Олег Викторович*

Рабочая программа дисциплины

**Цифровые устройства и микропроцессоры**

разработана в соответствии с ФГОС ВО:

ФГОС ВО - бакалавриат по направлению подготовки 11.03.01 Радиотехника (приказ Минобрнауки России от 19.09.2017 г. № 931)

составлена на основании учебного плана:

11.03.01 Радиотехника

утвержденного учёным советом вуза от 28.01.2022 протокол № 6.

Рабочая программа одобрена на заседании кафедры

**Радиотехнических систем**

Протокол от 30.06.2022 г. № 12

Срок действия программы: 2022-2027 уч.г.

Зав. кафедрой Кошелев Виталий Иванович

---

---

**Визирование РПД для исполнения в очередном учебном году**

Рабочая программа пересмотрена, обсуждена и одобрена для  
исполнения в 2023-2024 учебном году на заседании кафедры  
**Радиотехнических систем**

Протокол от \_\_\_\_\_ 2023 г. № \_\_\_\_

Зав. кафедрой \_\_\_\_\_

---

---

**Визирование РПД для исполнения в очередном учебном году**

Рабочая программа пересмотрена, обсуждена и одобрена для  
исполнения в 2024-2025 учебном году на заседании кафедры  
**Радиотехнических систем**

Протокол от \_\_\_\_\_ 2024 г. № \_\_\_\_

Зав. кафедрой \_\_\_\_\_

---

---

**Визирование РПД для исполнения в очередном учебном году**

Рабочая программа пересмотрена, обсуждена и одобрена для  
исполнения в 2025-2026 учебном году на заседании кафедры  
**Радиотехнических систем**

Протокол от \_\_\_\_\_ 2025 г. № \_\_\_\_

Зав. кафедрой \_\_\_\_\_

---

---

**Визирование РПД для исполнения в очередном учебном году**

Рабочая программа пересмотрена, обсуждена и одобрена для  
исполнения в 2026-2027 учебном году на заседании кафедры

**Радиотехнических систем**

Протокол от \_\_\_\_\_ 2026 г. № \_\_\_\_

Зав. кафедрой \_\_\_\_\_

1. ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ)	
1.1	Целью освоения дисциплины является изучение студентами основ построения цифровой и микропроцессорной техники на основе методов синтеза и анализа цифровых и микропроцессорных устройств.
1.2	Задачами дисциплины являются:
1.3	изучение элементов цифровых и микропроцессорных устройств;
1.4	изучение методов синтеза и анализа цифровых устройств;
1.5	изучение и освоение вопросов построения и функционирования аппаратных и программных средств встраиваемых микропроцессорных устройств;
1.6	изучение языка ассемблера для разработки программного обеспечения, изучение средств проектирования программного обеспечения микропроцессорных устройств;
1.7	формирование навыка пользования периодическими, справочными изданиями и электронными информационными средствами при изучении микропроцессорных устройств и систем.

2. МЕСТО ДИСЦИПЛИНЫ (МОДУЛЯ) В СТРУКТУРЕ ОБРАЗОВАТЕЛЬНОЙ ПРОГРАММЫ	
Цикл (раздел) ОП:	Б1.О
<b>2.1</b>	<b>Требования к предварительной подготовке обучающегося:</b>
2.1.1	Метрология, стандартизация и сертификация
2.1.2	Основы теории цепей
2.1.3	Информационные технологии в инженерной практике
2.1.4	Ознакомительная практика (часть 2)
2.1.5	Учебная практика
2.1.6	Физика
2.1.7	Информатика
2.1.8	Ознакомительная практика (часть 1)
<b>2.2</b>	<b>Дисциплины (модули) и практики, для которых освоение данной дисциплины (модуля) необходимо как предшествующее:</b>
2.2.1	Выполнение и защита выпускной квалификационной работы

3. КОМПЕТЕНЦИИ ОБУЧАЮЩЕГОСЯ, ФОРМИРУЕМЫЕ В РЕЗУЛЬТАТЕ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ)	
<b>ОПК-2: Способен самостоятельно проводить экспериментальные исследования и использовать основные приемы обработки и представления полученных данных</b>	
<b>ОПК-2.1. Определяет объект экспериментального исследования, порядок измеряемых величин и требуемую погрешность измерений</b>	
<b>Знать</b>	основные методы и средства проведения экспериментальных исследований, системы стандартизации и сертификации.
<b>Уметь</b>	выбирать способы и средства измерений и проводить экспериментальные исследования.
<b>Владеть</b>	способами обработки и представления полученных данных и оценки погрешности результатов измерений.
<b>ОПК-2.2. Составляет адекватную модель объекта и измерительных сигналов, программу исследования, определяет необходимое исследовательское оборудование</b>	
<b>Знать</b>	пакеты прикладных программ для проектирования цифровых и микропроцессорных устройств.
<b>Уметь</b>	применять пакеты прикладных программ для проектирования встраиваемых цифровых и микропроцессорных устройств.
<b>Владеть</b>	навыками разработки и отладки цифровых устройств с использованием стандартных пакетов прикладных программ.
<b>ОПК-2.3. Самостоятельно проводит экспериментальное исследование, анализ полученных результатов и оценку погрешностей</b>	
<b>Знать</b>	построение и функционирование типовых цифровых устройств и микропроцессорных систем, методы и средства цифро-аналогового и аналого-цифрового преобразования сигналов.
<b>Уметь</b>	моделировать и проектировать аппаратные средства для встраиваемых микропроцессорных устройств и разрабатывать для них программы на языке ассемблера.
<b>Владеть</b>	программными средствами для автоматизации проектирования и моделирования цифровых устройств и микропроцессорных систем, навыками разработки и отладки цифровых устройств.

<b>ОПК-3: Способен применять методы поиска, хранения, обработки, анализа и представления в требуемом формате информации из различных источников и баз данных, соблюдая при этом основные требования информационной безопасности</b>	
<b>ОПК-3.1. Использует информационно-коммуникационные технологии при поиске необходимой информации</b>	
<p><b>Знать</b> современные способы и средства поиска, хранения, обработки, анализа и представления в требуемом формате информации из различных источников и баз данных.</p> <p><b>Уметь</b> использовать информационно коммуникационные технологии при работе в локальных и глобальных сетях, соблюдая при этом основные требования информационной безопасности.</p> <p><b>Владеть</b> навыками обеспечения информационной безопасности как при работе на компьютере, так и при работе в глобальных и локальных сетях.</p>	
<b>ОПК-3.2. Применяет цифровые способы хранения, обработки, анализа и представления информации в требуемом формате</b>	
<p><b>Знать</b> современные технические и программные средства компьютерных и информационных технологий.</p> <p><b>Уметь</b> использовать современные методы и средства для поиска, хранения, обработки, анализа и представления в требуемом формате информации из различных источников.</p> <p><b>Владеть</b> навыками поиска и систематизации данных.</p>	
<b>ОПК-3.3. Соблюдает требования информационной безопасности при работе с информационной средой</b>	
<p><b>Знать</b> современные технические и программные средства компьютерных и информационных технологий.</p> <p><b>Уметь</b> использовать информационно коммуникационные технологии при работе в локальных и глобальных сетях, соблюдая при этом основные требования информационной безопасности.</p> <p><b>Владеть</b> навыками обеспечения информационной безопасности как при работе на компьютере, так и при работе в глобальных и локальных сетях.</p>	
<b>ОПК-5: Способен разрабатывать алгоритмы и компьютерные программы, пригодные для практического применения</b>	
<b>ОПК-5.1. Понимает требования к алгоритмам, суть процесса алгоритмизации задач</b>	
<p><b>Знать</b> понятие алгоритма, подходов к алгоритмизации задачи.</p> <p><b>Уметь</b> выделять целевые показатели задачи.</p> <p><b>Владеть</b> информационными средствами разработки и оформления алгоритмов.</p>	
<b>ОПК-5.2. Выполняет разработку алгоритмического и программного обеспечения, пригодного для практического применения</b>	
<p><b>Знать</b> язык программирования ассемблер, программные среды разработки программ и симуляции их работы.</p> <p><b>Уметь</b> применять язык программирования, программные среды разработки и симуляции для решения прикладных задач цифровой обработки сигналов.</p> <p><b>Владеть</b> навыками программирования, отладки и тестирования прототипов программно-технических комплексов задач.</p>	
<b>В результате освоения дисциплины (модуля) обучающийся должен</b>	
<b>3.1</b>	<b>Знать:</b>
3.1.1	понятия булевой алгебры, систем счисления, основных примитивов цифровой техники и технологий их построения.
<b>3.2</b>	<b>Уметь:</b>
3.2.1	разработать схему цифрового устройства согласно поставленному заданию, произвести оптимизацию схемы, выполнить анализ работы устройства.
<b>3.3</b>	<b>Владеть:</b>
3.3.1	средствами моделирования и симуляции цифровых и микропроцессорных устройств.

4. СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)						
Код занятия	Наименование разделов и тем /вид занятия/	Семестр / Курс	Часов	Компетенции	Литература	Форма контроля
	<b>Раздел 1. ЦИФРОВЫЕ УСТРОЙСТВА</b>					
1.1	Введение /Тема/	3	0			
1.2	Предмет и задачи курса. Аналоговые и цифровые сигналы в радиоэлектронике. Понятие о цифровой обработке аналоговых сигналов в цифровых устройствах. Элементная база цифровых устройств. Методы проектирования и способы реализации цифровых устройств. Цифровые устройства на основе микропроцессоров (МП). Методы анализа цифровых устройств. /Лек/	3	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.1-В ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-3 ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.2-В ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.3	Элементная база цифровых устройств. Методы проектирования и способы реализации цифровых устройств. Цифровые устройства на основе микропроцессоров (МП). Методы анализа цифровых устройств. /Ср/	3	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.4	Основы алгебры логики и переключательных функций /Тема/	3	0			

1.5	Основные понятия, операции, законы алгебры логики. Переключательные функции. Способы задания переключательных функций. Преобразование структурных формул. Базисные логические операции и логические элементы. Функционально полные системы логических элементов. Переход от структурной формулы к логической схеме и обратный переход. Нормальные и скобочные формы логических функций. /Лек/	3	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.6	Функционально полные системы логических элементов. Переход от структурной формулы к логической схеме и обратный переход. Нормальные и скобочные формы логических функций. /Ср/	3	12	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.7	Синтез логических схем /Тема/	3	0			
1.8	Структурный синтез логической схемы. Задачи минимизации. Минимизация логических функций с использованием карт Карно. Переход к заданному базису. Неполностью определенные функции. Системы логических функций. /Лек/	3	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

1.9	Структурный синтез логической схемы. Задачи минимизации. Минимизация логических функций с использованием карт Карно. Переход к заданному базису. Неполностью определенные функции. Системы логических функций. /Ср/	3	12	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.10	Изучение характеристик логических элементов ТТЛ /Лаб/	3	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.11	Элементы цифровых устройств /Тема/	3	0			
1.12	Основные функциональные и эксплуатационные характеристики цифровых элементов, методы их аналитического и экспериментального определения. Базовые логические элементы (ТТЛ, ТТЛШ, КМОП); электрические схемы, кодирование и согласование уровней, логическое описание, характеристики (входные, выходные, передаточные), быстродействие, особенности применения. Понятие об элементах с тремя состояниями выхода и об элементах с открытым выходом. /Лек/	3	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

1.13	Основные функциональные и эксплуатационные характеристики цифровых элементов, методы их аналитического и экспериментального определения. Базовые логические элементы (ТТЛ, ТТЛШ, КМОП,): электрические схемы, кодирование и согласование уровней, логическое описание, характеристики (входные, выходные, передаточные), быстродействие, особенности применения. Понятие об элементах с тремя состояниями выхода и об элементах с открытым выходом. /Ср/	3	6	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.14	Изучение характеристик логических элементов КМОП /Лаб/	3	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.15	Типовые комбинационные схемы /Тема/	3	0			
1.16	Схемы контроля равнозначности кодов и сравнения. Дешифраторы и демultipлексоры. Multipлексоры и multipлексоры-деmultipлексоры. Арифметические сумматоры. Шифраторы. Приоритетные шифраторы. Постоянные запоминающие устройства (ПЗУ), программируемые логические матрицы (ПЛИМ). Применение дешифратора для реализации системы логических функций.. Применение ПЗУ и ПЛИМ для реализации логических функций. /Лек/	3	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

1.17	Схемы контроля равнозначности кодов и сравнения. Дешифраторы и демультимплексоры. Мультимплексоры и мультимплексоры-демультимплексоры. Арифметические сумматоры. Шифраторы. Приоритетные шифраторы. Постоянные запоминающие устройства (ПЗУ), программируемые логические матрицы (ПЛИМ). Применение дешифратора для реализации системы логических функций. Применение ПЗУ и ПЛИМ для реализации логических функций. /Ср/	3	14	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.18	Синтез комбинационных схем /Лаб/	3	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.19	Элементы последовательностных устройств /Тема/	3	0			
1.20	Триггерные устройства. Классификация. Асинхронные триггерные устройства. Синхронные одноступенчатые SR- и D-триггеры. Таблицы состояния, характеристические уравнения, таблицы возбуждения (словарь переходов). Двухступенчатые SR- и D-триггеры, JK-триггер, как усовершенствованный SR-триггер. Явление состязаний (гонок) в цифровых устройствах. Непроницаемые синхронные триггеры с динамическим управлением (структура трех SR-триггеров). Построение T-триггеров на основе JK- и D-триггеров. /Лек/	3	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

1.21	Явление состязаний (гонок) в цифровых устройствах. Непроницаемые синхронные триггеры с динамическим управлением (структура трех SR-триггеров). Построение T-триггеров на основе JK- и D-триггеров. /Ср/	3	12	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.22	Регистры и ОЗУ /Тема/	3	0			
1.23	Статические регистры. Регистровая память. Регистры сдвига. Оперативные запоминающие устройства (ОЗУ). Организация ОЗУ с произвольной выборкой. Характеристики ОЗУ. Сверхоперативные ОЗУ. /Лек/	3	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.24	Статические регистры. Регистровая память. Регистры сдвига. Оперативные запоминающие устройства (ОЗУ). Организация ОЗУ с произвольной выборкой. Характеристики ОЗУ. Сверхоперативные ОЗУ. /Ср/	3	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.25	Счётчики /Тема/	3	0			

1.26	Счетчики импульсов. Классификация. Синтез последовательных и параллельных счетчиков на Т-, JK-, D-триггерах с произвольным коэффициентом счета. Анализ неиспользуемых состояний и обеспечение самовосстановления. Счетчики на сдвигающих регистрах. Счетчики (делители частоты импульсов) с переменным коэффициентом счета (деления). Генераторы числовых последовательностей. /Лек/	3	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.27	Счетчики импульсов. Классификация. Синтез последовательных и параллельных счетчиков на Т-, JK-, D-триггерах с произвольным коэффициентом счета. Анализ неиспользуемых состояний и обеспечение самовосстановления. Счетчики на сдвигающих регистрах. Счетчики (делители частоты импульсов) с переменным коэффициентом счета (деления). Генераторы числовых последовательностей. /Ср/	3	8	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
1.28	Синтез синхронных последовательностных устройств на ПЛМ /Лаб/	3	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
<b>Раздел 2. МИКРОПРОЦЕССОРЫ</b>						
2.1	Принципы построения процессоров /Тема/	4	0			

2.2	Общая классификация встраиваемых микропроцессоров (МП). Характеристики МП и микропроцессорных БИС. Декомпозиция процессора на операционный и управляющий узлы (ОУ и УУ). Понятия микрооперации, микрокоманды, микропрограммы, микропрограммного автомата, микропрограммной памяти, управляющей программы. Описание работы ОУ на языке микроопераций. Способы построения УУ. Процессор с микропрограммным управлением. /Ср/	4	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.3	Арифметические основы цифровой техники /Тема/	4	0			
2.4	Системы счисления. Позиционные системы счисления. Перевод чисел из одной системы счисления в другую. Представление эквивалентных чисел в разных системах счисления. Кодирование положительных и отрицательных чисел. Прямой, обратный и дополнительный коды. Изменение знака числа. Формы представления чисел в ЭВМ. Арифметические операции над числами с фиксированной запятой. Обеспечение истинности результатов арифметических операций. /Лек/	4	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.5	Изменение знака числа. Формы представления чисел в ЭВМ. Арифметические операции над числами с фиксированной запятой. Обеспечение истинности результатов арифметических операций. /Ср/	4	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.6	Архитектура МК51 (Intel8051) /Тема/	4	0			

2.7	Типовая схема операционного узла микропроцессоров МК51 (Intel8051). Выполнение арифметических и логических операций в ОУ. Взаимодействие ОУ и УУ. Физическая структура микроконтроллера МК51. Назначение физических выводов. Организация и адресация внутренней памяти. Назначение и характеристики внутренних узлов. Узел синхронизации. /Ср/	4	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.8	Таймеры-счётчики. Последовательный порт /Тема/	4	0			
2.9	Узел таймеров-счётчиков. Управление таймерами-счётчиками. Режимы и функционирование таймеров-счётчиков. Узел последовательного порта стандарта USART. Управление последовательным портом. Режимы и функционирование последовательного порта. /Лек/	4	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.10	Узел последовательного порта стандарта USART. Управление последовательным портом. Режимы и функционирование последовательного порта. /Ср/	4	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.11	Прерывания. Режимы потребления /Тема/	4	0			

2.12	Управление режимами потребления МК51. Использование прерываний в МП-системах. Источники и типы прерываний. Программные и аппаратные прерывания. Управление прерываниями. Вектор прерывания. Последовательность событий при программных и аппаратных прерываниях. /Ср/	4	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.13	Система команд МК51 /Тема/	4	0			
2.14	Система команд МК. Состав, назначение и адресация логических объектов МК51. /Ср/	4	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.15	Адресация операндов в командах МК51 /Тема/	4	0			
2.16	Основные способы адресации операндов в командах МК51. Особенности выполнения команд операций с битами, арифметических и логических операций, команд перехода /Ср/	4	4	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

2.17	Архитектура и функционирование МП-системы /Тема/	4	0			
2.18	Функционирование МП-системы: машинный цикл, командный цикл, выполнение программы, длительность выполнения программы. /Ср/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.19	Изучение принципа работы и характеристик ЦАП /Лаб/	4	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.20	Минимальная конфигурация МП-системы на базе МК КР1830ВЕ31 /Тема/	4	0			
2.21	Минимальная конфигурация МП-системы на базе МК КР1830ВЕ31. Адресация внешней памяти и портов. Подключение шин. Реализация и функционирование памяти программ (ПЗУ), памяти данных (ОЗУ), портов ввода-вывода, таймера в БИС КР1821РФ55, КР1821РУ55. Управление режимами портов и таймера. /Лек/	4	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

2.22	Подключение шин. Реализация и функционирование памяти программ (ПЗУ), памяти данных (ОЗУ), портов ввода-вывода, таймера в БИС КР1821РФ55, КР1821РУ55. Управление режимами портов и таймера. /Ср/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.23	МП-система на базе МК PCA87C552 (Philips) /Тема/	4	0			
2.24	Особенности архитектуры МП-системы на базе специализированного МК PCA87C552 (Philips). Ядро 8051, память программ, память данных. Периферийные функциональные узлы: дополнительные параллельные порты, таймер процессорного времени, регистры событий, схемы формирования внешних управляющих сигналов по числовому временному порогу, таймер Watchdog, АЦП, последовательный порт стандарта I2C. ЦАП с ШИМ, с матрицей R-2R. /Лек/	4	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.25	Периферийные функциональные узлы: дополнительные параллельные порты, таймер процессорного времени, регистры событий, схемы формирования внешних управляющих сигналов по числовому временному порогу, таймер Watchdog, АЦП, последовательный порт стандарта I2C. ЦАП с ШИМ, с матрицей R-2R. /Ср/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

2.26	Изучение принципа работы и характеристик АЦП. Таймеры-счётчики. /Лаб/	4	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.27	Микропроцессоры с архитектурой RISC /Тема/	4	0			
2.28	Концепция RISC в архитектуре МК (на примере PIC-микроконтроллеров Microchip). Сопоставление с архитектурой CISC. Гарвардская архитектура. Быстродействие. Система команд. Состав, характеристики и применение RISC МК: 12-разрядного базового семейства (PIC16C5х); 14-разрядного семейства (PIC16C6х/7х/8х); 16-разрядного высокопроизводительного семейства (PIC17Cхх); 16-разрядного высокопроизводительного семейства для распределённых сетей управления (PIC18Cхх). /Лек/	4	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.29	Состав, характеристики и применение RISC МК: 12-разрядного базового семейства (PIC16C5х); 14-разрядного семейства (PIC16C6х/7х/8х); 16-разрядного высокопроизводительного семейства (PIC17Cхх); 16-разрядного высокопроизводительного семейства для распределённых сетей управления (PIC18Cхх). /Ср/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.30	АЦП и ЦАП для систем ЦОС. /Тема/	4	0			

2.31	Параллельные, конвейерные, каскадные АЦП. Структуры и алгоритмы работы ЦАП. Различия между микроконтроллерами, микропроцессорами и цифровыми сигнальными процессорами (ЦСП) /Ср/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.32	Разработка и программирование алгоритма. Ассемблирование, компоновка и отладка программы /Лаб/	4	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.33	Алгоритмы ЦОС и особенности архитектуры ЦСП /Тема/	4	0			
2.34	Требования, предъявляемые к ЦСП. Быстрое выполнение арифметических операций. Повышенная точность. Одновременная выборка двух операндов. Циклические буферы. Организация циклов с автоматической проверкой условий. Ядро 16-разрядных ЦСП с фиксированной точкой семейства ADSP-21xx.. Шины. Вычислительные блоки (АЛУ, MAC, сдвигатели). Адресные генераторы и устройство управления последовательностью выполнения команд /Лек/	4	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

2.35	Ядро 16-разрядных ЦСП с фиксированной точкой семейства ADSP-21xx.. Шины. Вычислительные блоки (АЛУ, МАС, сдвигатели). Адресные генераторы и устройство управления последовательностью выполнения команд /Ср/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.36	Архитектура процессоров серии ADSP-2181 /Тема/	4	0			
2.37	Встроенные средства периферии процессоров семейства ADSP-21xx (интерфейс памяти, последовательные порты, прямой доступ к внутренней памяти процессора, режим пониженного энергопотребления). Архитектура процессоров серии ADSP-2181. Технические характеристики. Системный интерфейс. /Лек/	4	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.38	Архитектура процессоров серии ADSP-2181. Технические характеристики. Системный интерфейс. /Ср/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.39	ЦСП с плавающей точкой /Тема/	4	0			

2.40	Сравнение арифметики с плавающей и фиксированной точкой. Цифровые сигнальные процессоры с плавающей точкой SHARC компании Analog Devices: модифицированная Гарвардская архитектура, ключевые особенности процессора SHARC, скоростные характеристики. /Лек/	4	0,5	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.41	Цифровые сигнальные процессоры с плавающей точкой SHARC компании Analog Devices: модифицированная Гарвардская архитектура, ключевые особенности процессора SHARC, скоростные характеристики. /Ср/	4	7,3	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.42	Программирование и отладка МП-систем /Тема/	4	0			
2.43	Средства совместной отладки аппаратной и программной частей МП-системы. Внутрисхемные эмуляторы /Ср/	4	8	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

2.44	Изучение алгоритма функционирования и программы цифрового фильтра /Лаб/	4	1	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
2.45	Выполнение программной части курсового проекта /Пр/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В		
<b>Раздел 3. Промежуточная аттестация</b>						
3.1	Подготовка к экзамену или иная контактная работа /Тема/	4	0			
3.2	Контрольная работа /КрЗ/	3	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

3.3	Прием зачета /ИКР/	3	0,25	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В		
3.4	Консультация перед экзаменом /Конс/	4	2	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
3.5	Прием экзамена /ИКР/	4	0,35	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В		

3.6	Защита курсового проекта /ИКР/	4	0,55	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В		
3.7	Подготовка к экзамену /Экзамен/	4	3,35	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
3.8	Выполнение и оформление пояснительной записки курсового проекта /КП/	4	8,75	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	

3.9	Письменная работа на курсе /КПКР/	4	15,7	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В	Л1.1 Л1.2 Л1.3 Л1.4 Л1.5 Л1.6 Л1.7 Л1.8 Л1.9Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8Л3.1 Л3.2 Л3.3 Л3.4	
3.10	Подготовка к зачёту /Зачёт/	3	3,75	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В		
3.11	Контрольная работа /КрЗ/	4	10	ОПК-2.1-3 ОПК-2.1-У ОПК-2.2-3 ОПК-2.2-У ОПК-2.2-В ОПК-2.3-3 ОПК-2.3-У ОПК-2.3-В ОПК-3.1-У ОПК-3.1-В ОПК-3.2-3 ОПК-3.2-У ОПК-3.3-3 ОПК-3.3-У ОПК-3.3-В ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-5.2-3 ОПК-5.2-У ОПК-5.2-В		

**5. ОЦЕНОЧНЫЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)**

Оценочные материалы приведены в приложении к рабочей программе дисциплины (см. документ "Оценочные материалы по дисциплине "Цифровые устройства и микропроцессоры").

## 6. УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)

### 6.1. Рекомендуемая литература

#### 6.1.1. Основная литература

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л1.1	Лобов Е. М., Терешонок М. В.	Учебно-методическое пособие и задания на курсовое проектирование по дисциплине Цифровые устройства и микропроцессоры	Москва: Московский технический университет связи и информатики, 2015, 36 с.	2227-8397, <a href="http://www.iprbookshop.ru/63371.html">http://www.iprbookshop.ru/63371.html</a>
Л1.2	Сажнев А. М.	Цифровые устройства и микропроцессоры : учебное пособие	Новосибирск: Новосибирский государственный аграрный университет, 2015, 159 с.	2227-8397, <a href="http://www.iprbookshop.ru/80399.html">http://www.iprbookshop.ru/80399.html</a>
Л1.3	Сальников Н.И.	Элементы и функциональные узлы комбинационных и последовательностных устройств : Методические указания	Рязань: РИЦ РГРТУ, 2004,	, <a href="https://elib.rsr.eu.ru/ebs/download/134">https://elib.rsr.eu.ru/ebs/download/134</a>
Л1.4	Сальников Н.И.	Цифровые устройства и микропроцессоры. Ч.1. Логические элементы и комбинационные схемы : Методические указания	Рязань: РИЦ РГРТУ, 2014,	, <a href="https://elib.rsr.eu.ru/ebs/download/1516">https://elib.rsr.eu.ru/ebs/download/1516</a>
Л1.5	Сальников Н.И.	Цифровые устройства и микропроцессоры. Ч.2. ЦАП, АЦП, цифровые модули и устройства : Методические указания	Рязань: РИЦ РГРТУ, 2017,	, <a href="https://elib.rsr.eu.ru/ebs/download/1517">https://elib.rsr.eu.ru/ebs/download/1517</a>
Л1.6	Соколов Ю.П.	Синтез цифровых устройств на ПЛМ : Методические указания	Рязань: РИЦ РГРТУ, 2005,	, <a href="https://elib.rsr.eu.ru/ebs/download/1781">https://elib.rsr.eu.ru/ebs/download/1781</a>
Л1.7	Сальников Н.И.	Цифровые устройства и микропроцессоры : Метод.указ.к курс.работе	Рязань, 1990, 32с.	, 1
Л1.8		Схемотехника электронных систем.Цифровые устройства	СПб.:БХВ-Петербург, 2004, 512с.	5-94157-466-5, 1
Л1.9	Сальников Н.И.	Цифровые устройства и микропроцессоры : метод. указ. к курс. проекту	Рязань, 2008, 52с.	, 1

#### 6.1.2. Дополнительная литература

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
---	---------------------	----------	-------------------	-------------------------

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л2.1	Соколов Ю.П.	Микроконтроллеры семейства MCS-51: Архитектура, программирование, отладка : Учебное пособие	Рязань: РИЦ РГРТУ, 2002,	, <a href="https://elib.rsr.eu.ru/ebs/download/270">https://elib.rsr.eu.ru/ebs/download/270</a>
Л2.2	Сальников Н.И.	Реализация алгоритмов БПФ на цифровых сигнальных процессорах : Методические указания	Рязань: РИЦ РГРТУ, 2011,	, <a href="https://elib.rsr.eu.ru/ebs/download/1515">https://elib.rsr.eu.ru/ebs/download/1515</a>
Л2.3	Сальников Н.И.	Микроконтроллеры 8051 в устройствах управления радиоэлектронных приборов : Учеб.пособие	Рязань, 1999, 76с.	5-7722-0091-7, 1
Л2.4	Угрюмов Е.П.	Цифровая схемотехника : Учеб.пособие для студ.	СПб.:БХВ-Санкт-Петербург, 2000, 518с.	5-8206-0100-9, 1
Л2.5	Солонина А.И., Улахович Д.А., Яковлев Л.А.	Алгоритмы и процессоры цифровой обработки сигналов : Учеб.пособие для вузов	СПб.:БХВ-Петербург, 2001, 454с.	5-94157-065-1, 1
Л2.6	Каспер Э.	Программирование на языке Ассемблера для микроконтроллеров семейства i8051	М.:Горячая линия-Телеком, 2003, 191с.	5-93517-104-X, 1
Л2.7	Баев Б.П.	Микропроцессорные системы бытовой техники : Учеб.	М.:Горячая линия-Телеком, 2005, 480с.	5-93517-196-1, 1
Л2.8	Кениг А., Кениг М.	Полное руководство по PIC-микроконтроллерам PIC18, PIC10F, rfPIC	Киев: МК Пресс, 2007, 253с.; CD-ROM	966-8806-21-2, 1

### 6.1.3. Методические разработки

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л3.1	Сальников Н.И.	Цифровые устройства и микропроцессоры : Методические указания	Рязань: РИЦ РГРТУ, 2008,	, <a href="https://elib.rsr.eu.ru/ebs/download/1513">https://elib.rsr.eu.ru/ebs/download/1513</a>
Л3.2	Соколов Ю.П.	Синтез цифровых устройств на ПЛМ : Метод.указ.к лаб.работам	Рязань, 1994, 28с	, 1
Л3.3	Сальников Н.И.	Элементы и функциональные узлы комбинационных и последовательностных устройств : Метод.указ.к самост.работе и индивид.занятиям	Рязань, 2004, 44с.	, 1

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л3.4	Соколов Ю. П.	Микроконтроллеры семейства MCS-51: Архитектура, программирование, отладка : учебное пособие	Рязань: РГРТУ, 2002, 72 с.	5-7722-0200-6, <a href="https://e.lanbook.com/book/167958">https://e.lanbook.com/book/167958</a>
<b>6.3 Перечень программного обеспечения и информационных справочных систем</b>				
<b>6.3.1 Перечень лицензионного и свободно распространяемого программного обеспечения, в том числе отечественного производства</b>				
<b>Наименование</b>		<b>Описание</b>		
Micro-Cap 8		Свободное ПО		
<b>6.3.2 Перечень информационных справочных систем</b>				
6.3.2.1	Информационно-правовой портал ГАРАНТ.РУ <a href="http://www.garant.ru">http://www.garant.ru</a>			
6.3.2.2	Система КонсультантПлюс <a href="http://www.consultant.ru">http://www.consultant.ru</a>			
6.3.2.3	Справочная правовая система «КонсультантПлюс» (договор об информационной поддержке №1342/455-100 от 28.10.2011 г.)			

### 7. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)

1	525 Лабораторный корпус.. Учебная аудитория для проведения занятий лекционного и семинарского типа, групповых и индивидуальных консультаций, текущего контроля и промежуточной аттестации. Специализированная мебель (56 посадочных мест), магнитно-маркерная доска. 1 интерактивный комплект T82/IN124Sta/WTH140-доска IQ Board DVT T082+проектор Infocus IN124STA. ПК: Intel Core i5 /8Gb. Возможность подключения к сети Интернет и обеспечением доступа в электронную информационно-образовательную среду РГРТУ
2	501 лабораторный корпус. Учебная аудитория для проведения учебных занятий Специализированная мебель (37 посадочных мест) ПК: Intel Celeron CPVJ1800 – 25 шт. Возможность подключения к сети Интернет и обеспечением доступа в электронную информационно-образовательную среду РГРТУ
3	423 А Лабораторный корпус. учебная лаборатория для проведения занятий лекционного и семинарского типа, групповых и индивидуальных консультаций, для проведения самостоятельной работы обучающихся Специализированная мебель (18 посадочных мест), ПК: Intel Pentium Dual/3,24Gb – 1 шт. 1 мультимедийный проектор 1800 Ansi, экран, магнитно-маркерная доска. Компьютерная техника с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду.

### 8. МЕТОДИЧЕСКИЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)

Методическое обеспечение дисциплины приведено в приложении к рабочей программе дисциплины (см. документ "Методические указания дисциплины "Цифровые устройства и микропроцессоры").

Оператор ЭДО ООО "Компания "Тензор"

ДОКУМЕНТ ПОДПИСАН ЭЛЕКТРОННОЙ ПОДПИСЬЮ

ПОДПИСАНО  
ЗАВЕДУЮЩИМ  
КАФЕДРЫ

**ФГБОУ ВО "РГРТУ", РГРТУ**, Кошелев Виталий Иванович, Заведующий кафедрой РТС

**13.10.23** 12:47 (MSK)

Простая подпись

ПОДПИСАНО  
ЗАВЕДУЮЩИМ  
ВЫПУСКАЮЩЕЙ  
КАФЕДРЫ

**ФГБОУ ВО "РГРТУ", РГРТУ**, Кошелев Виталий Иванович, Заведующий кафедрой РТС

**13.10.23** 12:47 (MSK)

Простая подпись

ПОДПИСАНО  
ПРОРЕКТОРОМ ПО УР

**ФГБОУ ВО "РГРТУ", РГРТУ**, Корячко Алексей Вячеславович, Проректор по учебной работе

**13.10.23** 13:06 (MSK)

Простая подпись