### МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования

## РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ИМЕНИ В.Ф. УТКИНА

Кафедра радиотехнических систем

#### ОЦЕНОЧНЫЕ МАТЕРИАЛЫ

по дисциплине (модулю)

### Б1.О.20 «Цифровые устройства и микропроцессоры»

Направление подготовки 11.03.01 «Радиотехника»

Направленность (профиль) подготовки Радиотехнические системы локации, навигации и телевидения»

> Уровень подготовки бакалавриат

Программа подготовки академический бакалавриат

Квалификация выпускника – бакалавр

Формы обучения – очная; заочная

Рязань 2025

Оценочные материалы — это совокупность учебно-методических материалов (контрольных заданий, описаний форм и процедур), предназначенных для оценки качества освоения обучающимися данной дисциплины как части основной образовательной программы.

Цель — оценить соответствие знаний, умений и уровня приобретенных компетенций, обучающихся целям и требованиям основной образовательной программы в ходе проведения текущего контроля и промежуточной аттестации.

Основная задача – обеспечить оценку уровня сформированности общекультурных и профессиональных компетенций, приобретаемых обучающимся в соответствии с этими требованиями.

Контроль знаний проводится в форме текущего контроля и промежуточной аттестации.

Текущий контроль успеваемости проводится с целью определения степени усвоения учебного материала, своевременного выявления и устранения недостатков в подготовке обучающихся и принятия необходимых мер по совершенствованию методики преподавания учебной дисциплины (модуля), организации работы обучающихся в ходе учебных занятий и оказания им индивидуальной помощи.

К контролю текущей успеваемости относятся проверка знаний, умений и навыков, приобретённых обучающимися на практических занятиях и лабораторных работах. При выполнении лабораторных работ применяется система оценки «зачтено — не зачтено». Количество лабораторных работ по каждому модулю определено учебным графиком и учебным планом.

На практических занятиях допускается использование либо системы «зачтено – не зачтено», либо рейтинговой системы оценки, при которой, например, правильно решенная задача оценивается определенным количеством баллов. При поэтапном выполнении учебного плана баллы суммируются. Положительным итогом выполнения программы является определенное количество набранных баллов.

№ п/п	Темы лекционных занятий	Трудое мкость (час.)	Формир уемые компете нции	Форма контро ля
1	ЦИФРОВЫЕ УСТРОЙСТА			
1.1	Введение.	2	ОПК-2	зачет
	Предмет и задачи курса. Аналоговые и		ОПК-3	
	цифровые сигналы в			
	радиоэлектронике. Понятие о			
	цифровой обработке аналоговых			
	сигналов в цифровых устройствах.			
	Элементная база цифровых			
	устройств. Методы проектирования и			
	способы реализации цифровых			
	устройств. Цифровые устройства на			
	основе микропроцессоров (МП).			
	Методы анализа цифровых устройств.			
	Логические основы цифровой техники:			
1.2	Основы алгебры логики и	2	ОПК-2	зачет
	переключательных функций.		ОПК-3	

	Основные понятия, операции, законы алгебры логики. Переключательные функции. Способы задания переключательных функций. Преобразование структурных формул. Базисные логические операции и логические элементы. Функционально полные системы логических элементов. Переход от структурной формулы к логической схеме и обратный переход. Нормальные и скобочные формы логических функций.			
1.3	Синтез логических схем. Структурный синтез логической схемы. Задачи минимизации. Минимизация логических функций с использованием карт Карно. Переход к заданному базису. Неполностью определенные функции. Системы логических функций.	2	ОПК-2 ОПК-3	зачет
1.4	Элементы цифровых устройств Основные функциональные и эксплуатационные характеристики цифровых элементов, методы их аналитического и экспериментального определения. Базовые логические элементы (ТТЛ, ТТЛШ, КМОП,): электрические схемы, кодирование и согласование уровней, логическое описание, характеристики (входные, выходные, передаточные), быстродействие, особенности применения. Понятие об элементах с тремя состояниями выхода и об элементах с открытым выходом.	2	ОПК-2 ОПК-3	зачет
1.5	Типовые комбинационные схемы Схемы контроля равнозначности кодов и сравнения. Дешифраторы и демультиплексоры. Мультиплексоры и мультиплексоры-демультиплексоры. Арифметические сумматоры.	2	ОПК-2 ОПК-3	зачет

	Шифраторы. Приоритетные шифраторы. Постоянные запоминающие устройства (ПЗУ), программируемые логические матрицы (ПЛМ). Применение дешифратора для реализации системы логических функций. Применение ПЗУ и ПЛМ для реализации логических функций.			
1.6	Элементы последовательностных устройств Триггерные устройства. Классификация. Асинхронные триггерные устройства. Синхронные одноступенчатые SR- и D-триггеры. Таблицы состояния, характеристические уравнения, таблицы возбуждения (словарь переходов). Двухступенчатые SR- и D-триггеры, JK-триггер, как усовершенствованный SR-триггер. Явление состязаний (гонок) в цифровых устройствах. Непроницаемые синхронные триггеры с динамическим управлением (структура трех SR-триггеров). Построение Т-триггеров на основе JK- и D-триггеров.	2	ОПК-2 ОПК-3	зачет
1.7	Типовые последовательностные устройства:		OHIC 2	
1.7	Регистры и ОЗУ  Статические регистры. Регистровая память. Регистры сдвига. Оперативные запоминающие устройства (ОЗУ). Организация ОЗУ с произвольной выборкой.  Характеристики ОЗУ. Сверхоперативные ОЗУ.	2	ОПК-2 ОПК-3	зачет
1.8	Счётчики Счетчики импульсов. Классификация. Синтез последовательных и параллельных счетчиков на Т-, JK-, D-	2	ОПК-2 ОПК-3	зачет

	триггерах с произвольным коэффициентом счета. Анализ неиспользуемых состояний и обеспечение самовосстановления. Счетчики на сдвигающих регистрах. Счетчики (делители частоты импульсов) с переменным коэффициентом счета (деления). Генераторы числовых последовательностей.			
2	МИКРОПРОЦЕССОРЫ			
2.1	Принципы построения процессоров.  Общая классификация встраиваемых микропроцессоров (МП).  Характеристики МП и микропроцессорных БИС.  Декомпозиция процессора на операционный и управляющий узлы (ОУ и УУ). Понятия микропрограммы, микропрограммного автомата, микропрограммного автомата, микропрограммной памяти, управляющей программы. Описание работы ОУ на языке микропрограций. Способы построения УУ. Процессор с микропрограммным управлением.	2	ОПК-2 ОПК-3	н
2.2	Арифметические основы цифровой техники.  Системы счисления. Позиционные системы счисления. Перевод чисел из одной системы счисления в другую. Представление эквивалентных чисел в разных системах счисления. Кодирование положительных и отрицательных чисел. Прямой, обратный и дополнительный коды. Изменение знака числа. Формы представления чисел в ЭВМ. Арифметические операции над числами с фиксированной запятой.	2	ОПК-2 ОПК-3	н

	Обеспечение истинности результатов			
	арифметических операций.			
	Микропроцессоры с фиксированной			
	системой команд:			
2.3	Архитектура МК51 (Intel8051).	2	ОПК-2	экзаме
	Типовая схема операционного узла		ОПК-3	Н
	микропроцессоров MK51 (Intel8051).			
	Выполнение арифметических и			
	логических операций в ОУ.			
	Взаимодействие ОУ и УУ.			
	Физическая структура			
	микроконтроллера МК51. Назначение			
	физических выводов. Организация и			
	адресация внутренней памяти.			
	Назначение и характеристики			
	внутренних узлов. Узел синхронизации.			
2.4	Таймеры-счётчики. Последовательный	2	ОПК-2	экзаме
	порт.		ОПК-3	Н
	Узел таймеров-счётчиков. Управление			
	таймерами-счётчиками. Режимы и			
	функционирование таймеров-			
	счётчиков. Узел последовательного			
	порта стандарта USART. Управление			
	последовательным портом. Режимы и			
	функционирование последовательного			
	порта.			
2.5	Прерывания. Режимы потребления.	2	ОПК-2	экзаме
	Управление режимами потребления		ОПК-3	Н
	MK51.			
	Использования прерываний в МП-			
	системах. Источники и типы			
	прерываний. Программные и			
	аппаратные прерывания. Управление			
	прерываниями. Вектор прерывания.			
	Последовательность событий при			
	программных и аппаратных			
	прерываниях.			
2.6	Система команд МК51.	2	ОПК-2	экзаме
	Команды МК: основные понятия,		ОПК-3	Н
	классификация команд, мнемоническая			
	форма записи. Программная модель			

	МПС. Система команд МК. Состав,			
	назначение и адресация логических			
	объектов МК51.			
2.7	Адресация операндов в командах MK51.	2	ОПК-2 ОПК-3	экзаме
	Основные способы адресации			
	операндов в командах МК51.			
	Особенности выполнения команд			
	операций с битами,. арифметических и			
	логических операций, команд перехода.			
	Принципы организации			
	микропроцессорных систем (МПС):			
2.8	Архитектура и функционирование МП-системы.	2	ОПК-2 ОПК-3	экзаме н
	Понятие микропроцессорной системы.		01111	
	Функционально-модульный принцип			
	построения МП-системы. Виды шин.			
	Центральный процессор (ЦУ).			
	Периферийные устройства (ПУ).			
	Интерфейс. Варианты шинной			
	организации. Трехшинная архитектура			
	взаимодействия ЦУ и ПУ. МПС с			
	преобразованием числа шин.			
	Функционирование МП-системы:			
	машинный цикл, командный цикл,			
	выполнение программы, длительность			
	выполнения программы.			
2.9	Минимальная конфигурация МП-	2	ОПК-2	экзаме
	системы на базе МК КР1830ВЕЗ1.		ОПК-3	Н
	Минимальная конфигурация МП-			
	системы на базе МК КР1830ВЕ31.			
	Адресация внешней памяти и портов.			
	Подключение шин. Реализация и			
	функционирование памяти программ			
	(ПЗУ), памяти данных (ОЗУ), портов ввода-вывода, таймера в БИС			
	ввода-вывода, таймера в БИС КР1821РФ55, КР1821РУ55.			
	Управление режимами портов и			
	жимами портов и таймера.			
2.10	МП-система на базе МК РСА87С552	2	ОПК-2	экзаме
	(Philips).		ОПК-3	Н

2.11	Особенности архитектуры МП- системы на базе специализированного МК РСА87С552 (Philips). Ядро 8051, память программ, память данных. Периферийные функциональные узлы: дополнительные параллельные порты, таймер процессорного времени, регистры событий, схемы формирования внешних управляющих сигналов по числовому временному порогу, таймер Watchdog, АЦП, последовательный порт стандарта 12С. ЦАП с ШИМ, с матрицей R-2R. Микропроцессоры с архитектурой RISC. Концепция RISC в архитектуре МК (на	2	ОПК-2 ОПК-3	экзаме
	примере РІС-микроконтроллеров Містоснір). Сопоставление с архитектурой СІЅС. Гарвардская архитектура. Быстродействие. Система команд. Состав, характеристики и применение RІЅС МК: 12-разрядного базового семейства (РІС16С5х); 14-разрядного семейства (РІС16С6х/7х/8х); 16-разрядного высокопроизводительного семейства (РІС17Схх); 16-разрядного высокопроизводительного семейства для распределённых сетей управления (РІС18Схх).			
	Архитектура микропроцессорных систем цифровой обработки сигналов (ЦОС):			
2.12	АЦП и ЦАП для систем ЦОС. АЦП и ЦАП для систем ЦОС. АЦП последовательного приближения. Сигма-дельта АЦП. Повышение показателя SNR путём избыточной дискретизации, цифровой фильтрации и децимации. Параллельные, конвейерные, каскадные АЦП.	2	ОПК-2 ОПК-3	экзаме Н

	Структуры и алгоритмы работы ЦАП. Различия между микроконтроллерами, микропроцессорами и цифровыми сигнальными процессорами (ЦСП).			
2.13	Алгоритмы ЦОС и особенности архитектуры ЦСП. Требования, предъявляемые к ЦСП. Быстрое выполнение арифметических операций. Повышенная точность. Одновременная выборка двух операндов. Циклические буферы. Организация циклов с автоматической проверкой условий. Ядро 16-разрядных ЦСП с фиксированной точкой семейства ADSP-21xx Шины. Вычислительные блоки (АЛУ, МАС, сдвигатели). Адресные генераторы и устройство управления последовательностью выполнения команд.	2	ОПК-2 ОПК-3	н
2.14	Архитектура процессоров серии ADSP-2181.  Встроенные средства периферии процессоров семейства ADSP-21хх (интерфейс памяти, последовательные порты, прямой доступ к внутренней памяти процессора, режим пониженного энергопотребления).  Архитектура процессоров серии ADSP-2181. Технические характеристики. Системный интерфейс.	2	ОПК-2 ОПК-3	н
2.15	ЦСП с плавающей точкой.  Сравнение арифметики с плавающей и фиксированной точкой. Цифровые сигнальные процессоры с плавающей точкой SHARC компании Analog Devices: модифицированная Гарвардская архитектура, ключевые особенности процессора SHARC,	2	ОПК-2 ОПК-3	н

	скоростные характеристики.			
2.16	Программирование и отладка МП-	2	ОПК-2	экзаме
	систем.		ОПК-3	Н
	Понятие технологии			
	программирования. Современные			
	технологии программирования.			
	Стандартная форма представления			
	программ. Средства разработки и			
	отладки программ на языке			
	ассемблера.			
	Средства совместной отладки			
	аппаратной и программной частей			
	МП-системы. Внутрисхемные			
	эмуляторы.			

# 1.1.1. Лабораторные занятия

№ п/ п	Наименование лабораторных работ	Трудо емкос ть (час.)	Форм ируем ые компе тенци и	Форм а контр оля
1	Изучение характеристик логических элементов ТТЛ	4	ОПК-2 ОПК-3	зачет
2	Изучение характеристик логических элементов КМОП	4	ОПК-2 ОПК-3	зачет
3	Синтез комбинационных схем	4	ОПК-2 ОПК-3	зачет
4	Синтез синхронных последовательностных устройств на ПЛМ	4	ОПК-2 ОПК-3	зачет
5	Изучение принципа работы и характеристик ЦАП	4	ОПК-2 ОПК-3	зачет
6	Изучение принципа работы и характеристик АЦП. Таймеры-счётчики.	4	ОПК-2 ОПК-3	зачет
7	Разработка и программирование алгоритма. Ассемблирование, компоновка и отладка программы	4	ОПК-2 ОПК-3	зачет
8	Изучение алгоритма функционирования и программы цифрового фильтра	4	ОПК-2 ОПК-3	зачет

# 1.1.2. Самостоятельная работа

№ п/п	Тематика самостоятельной работы	Трудо емкос ть (час.)	Форм ируем ые компе тенци и	Форм а контр оля
1	ЦИФРОВЫЕ УСТРОЙСТА			
1.1	Введение.	3	ОПК-2 ОПК-3	зачет
1.2	Основы алгебры логики и переключательных функций.	10	ОПК-2 ОПК-3	зачет
1.3	Синтез логических схем.	12	ОПК-2 ОПК-3	зачет
1.4	Элементы цифровых устройств.	6	ОПК-2 ОПК-3	зачет
1.5	Типовые комбинационные схемы.	10	ОПК-2 ОПК-3	зачет
1.6	Элементы последовательностных устройств.	10	ОПК-2 ОПК-3	зачет
1.7	Регистры и ОЗУ.	6	ОПК-2 ОПК-3	зачет
1.8	Счётчики.	10	ОПК-2 ОПК-3	зачет
2	МИКРОПРОЦЕССОРЫ			
2.1	Арифметические основы цифровой техники.	1	ОПК-2 ОПК-3	экзаме н
2.2	Архитектура МК51 (Intel8051).	1	ОПК-2 ОПК-3	экзаме н
2.3	Таймеры-счётчики. Последовательный порт.	1	ОПК-2 ОПК-3	экзаме н
2.4	Система команд МК51.	1	ОПК-2 ОПК-3	экзаме
2.5	Адресация операндов в командах MK51.	1	ОПК-2 ОПК-3	экзаме н
2.6	Архитектура и функционирование МП-системы.	1	ОПК-2 ОПК-3	экзаме н
2.7	Минимальная конфигурация МП- системы на базе МК КР1830BE31.	1	ОПК-2 ОПК-3	экзаме н

2.8	МП-система на базе МК РСА87С552	1	ОПК-2	экзаме
	(Philips).		ОПК-3	Н
2.9	Микропроцессоры с архитектурой	1	ОПК-2	экзаме
	RISC.		ОПК-3	Н
2.10	АЦП и ЦАП для систем ЦОС.	1	ОПК-2	экзаме
			ОПК-3	Н
2.11	Алгоритмы ЦОС и особенности	1	ОПК-2	экзаме
	архитектуры ЦСП.		ОПК-3	Н
2.12	Архитектура процессоров серии ADSP-	1	ОПК-2	экзаме
	2181.		ОПК-3	Н
2.13	Программирование и отладка МП-	1	ОПК-2	экзаме
	систем.		ОПК-3	Н

Критерии оценивания компетенций (результатов)

При выставлении оценок промежуточной аттестации используются следующие критерии:

Оценка	Критерий
Отлично	Знание и полное понимание материала
	экзаменационного билета. Полный ответ на
	дополнительные вопросы. Умение четко и
	аргументированно излагать свои мысли.
Хорошо	Знание и понимание материала
	экзаменационного билета. Однако, допускаются
	неточности, не имеющие принципиального
	характера Достаточно полный ответ на
	дополнительные вопросы. Умение излагать свои
	мысли.
Удовлетворите	Неполное знание и понимание материала
льно	экзаменационного билета. Поверхностный ответ
	на дополнительные вопросы.
Неудовлетвори	Большие пробелы в знаниях. Отсутствие
тельно	ответа хотя бы на один из вопросов по разделам.