

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
**ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ
УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
"РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
ИМЕНИ В.Ф. УТКИНА"**

СОГЛАСОВАНО
Зав. выпускающей кафедры

УТВЕРЖДАЮ

Цифровые устройства и микропроцессоры
рабочая программа дисциплины (модуля)

Закреплена за кафедрой	Радиотехнических систем
Учебный план	11.05.01_24_00.plx 11.05.01 Радиоэлектронные системы и комплексы
Квалификация	инженер
Форма обучения	очная
Общая трудоемкость	7 ЗЕТ

Распределение часов дисциплины по семестрам

Семестр (<Курс>.<Семестр на курсе>)	5 (3.1)		6 (3.2)		7 (4.1)		Итого	
Неделя	16		16		16			
Вид занятий	УП	РП	УП	РП	УП	РП	УП	РП
Лекции	16	16	32	32			48	48
Лабораторные	16	16	16	16			32	32
Практические					8	8	8	8
Иная контактная работа	0,25	0,25	0,35	0,35	0,55	0,55	1,15	1,15
Консультирование перед экзаменом и практикой			2	2			2	2
Итого ауд.	32,25	32,25	50,35	50,35	8,55	8,55	91,15	91,15
Контактная работа	32,25	32,25	50,35	50,35	8,55	8,55	91,15	91,15
Сам. работа	67	67	31	31	3,3	3,3	101,3	101,3
Часы на контроль	8,75	8,75	26,65	26,65	8,45	8,45	43,85	43,85
Письменная работа на курсе					15,7	15,7	15,7	15,7
Итого	108	108	108	108	36	36	252	252

г. Рязань

Программу составил(и):

к.т.н., ст. преп., Пальчик Олег Викторович

Рабочая программа дисциплины

Цифровые устройства и микропроцессоры

разработана в соответствии с ФГОС ВО:

ФГОС ВО - специалитет по специальности 11.05.01 Радиоэлектронные системы и комплексы (приказ Минобрнауки России от 09.02.2018 г. № 94)

составлена на основании учебного плана:

11.05.01 Радиоэлектронные системы и комплексы

утвержденного учёным советом вуза от 26.01.2024 протокол № 8.

Рабочая программа одобрена на заседании кафедры

Радиотехнических систем

Протокол от 27.06.2024 г. № 11

Срок действия программы: 20242030 уч.г.

Зав. кафедрой Кошелев Виталий Иванович

Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсуждена и одобрена для
исполнения в 2025-2026 учебном году на заседании кафедры
Радиотехнических систем

Протокол от _____ 2025 г. № ____

Зав. кафедрой _____

Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсуждена и одобрена для
исполнения в 2026-2027 учебном году на заседании кафедры
Радиотехнических систем

Протокол от _____ 2026 г. № ____

Зав. кафедрой _____

Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсуждена и одобрена для
исполнения в 2027-2028 учебном году на заседании кафедры
Радиотехнических систем

Протокол от _____ 2027 г. № ____

Зав. кафедрой _____

Визирование РПД для исполнения в очередном учебном году

Рабочая программа пересмотрена, обсуждена и одобрена для
исполнения в 2028-2029 учебном году на заседании кафедры

Радиотехнических систем

Протокол от _____ 2028 г. № ____

Зав. кафедрой _____

1. ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ)	
1.1	Целью освоения дисциплины является изучение студентами основ построения цифровой и микропроцессорной техники на основе методов синтеза и анализа цифровых и микропроцессорных устройств.
1.2	Задачами дисциплины являются:
1.3	изучение элементов цифровых и микропроцессорных устройств;
1.4	изучение методов синтеза и анализа цифровых устройств;
1.5	изучение и освоение вопросов построения и функционирования аппаратных и программных средств встраиваемых микропроцессорных устройств;
1.6	изучение языка ассемблера для разработки программного обеспечения, изучение средств проектирования программного обеспечения микропроцессорных устройств;
1.7	формирование навыка пользования периодическими, справочными изданиями и электронными информационными средствами при изучении микропроцессорных устройств и систем.

2. МЕСТО ДИСЦИПЛИНЫ (МОДУЛЯ) В СТРУКТУРЕ ОБРАЗОВАТЕЛЬНОЙ ПРОГРАММЫ	
Цикл (раздел) ОП:	Б1.О
2.1	Требования к предварительной подготовке обучающегося:
2.1.1	Метрология, стандартизация и сертификация
2.1.2	Основы теории цепей
2.1.3	Информационные технологии в инженерной практике
2.1.4	Ознакомительная практика (часть 2)
2.1.5	Учебная практика
2.1.6	Физика
2.1.7	Информатика
2.1.8	Ознакомительная практика (часть 1)
2.2	Дисциплины (модули) и практики, для которых освоение данной дисциплины (модуля) необходимо как предшествующее:
2.2.1	Выполнение и защита выпускной квалификационной работы

3. КОМПЕТЕНЦИИ ОБУЧАЮЩЕГОСЯ, ФОРМИРУЕМЫЕ В РЕЗУЛЬТАТЕ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ)	
ОПК-5: Способен выполнять опытно-конструкторские работы с учетом требований нормативных документов в области радиоэлектронной техники и информационно-коммуникационных технологий	
ОПК-5.1. Проектирует решение конкретной задачи проекта, выбирая оптимальный способ ее решения, исходя из действующих правовых норм и имеющихся ресурсов и ограничений	
Знать понятие алгоритма, подходов к алгоритмизации задачи. Уметь выделять целевые показатели задачи. Владеть информационными средствами разработки и оформления алгоритмов.	

ОПК-7: Способен понимать принципы работы современных информационных технологий и использовать их для решения задач профессиональной деятельности	
ОПК-7.1. Определяет методы решения стандартных задач профессиональной деятельности	
Знать понятие алгоритма, подходов к алгоритмизации задачи. Уметь выделять целевые показатели задачи. Владеть информационными средствами разработки и оформления алгоритмов.	
ОПК-7.2. Применяет современные информационно-коммуникационные технологии при решении задач профессиональной деятельности	
Знать язык программирования ассемблер, программные среды разработки программ и симуляции их работы. Уметь применять язык программирования, программные среды разработки и симуляции для решения прикладных задач цифровой обработки сигналов. Владеть навыками программирования, отладки и тестирования прототипов программно-технических комплексов	

В результате освоения дисциплины (модуля) обучающийся должен

3.1	Знать:
3.1.1	понятия булевой алгебры, систем счисления, основных примитивов цифровой техники и технологий их построения.
3.2	Уметь:
3.2.1	разработать схему цифрового устройства согласно поставленному заданию, произвести оптимизацию схемы, выполнить анализ работы устройства.
3.3	Владеть:
3.3.1	средствами моделирования и симуляции цифровых и микропроцессорных устройств.

4. СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)

Код занятия	Наименование разделов и тем /вид занятия/	Семестр / Курс	Часов	Компетенции	Литература	Форма контроля
	Раздел 1. ЦИФРОВЫЕ УСТРОЙСТВА					
1.1	Введение /Тема/	5	0			
1.2	Предмет и задачи курса. Аналоговые и цифровые сигналы в радиоэлектронике. Понятие о цифровой обработке аналоговых сигналов в цифровых устройствах. Элементная база цифровых устройств. Методы проектирования и способы реализации цифровых устройств. Цифровые устройства на основе микропроцессоров (МП). Методы анализа цифровых устройств. /Лек/	5	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.3	Элементная база цифровых устройств. Методы проектирования и способы реализации цифровых устройств. Цифровые устройства на основе микропроцессоров (МП). Методы анализа цифровых устройств. /Ср/	5	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.4	Основы алгебры логики и переключательных функций /Тема/	5	0			
1.5	Основные понятия, операции, законы алгебры логики. Переключательные функции. Способы задания переключательных функций. Преобразование структурных формул. Базисные логические операции и логические элементы. Функционально полные системы логических элементов. Переход от структурной формулы к логической схеме и обратный переход. Нормальные и скобочные формы логических функций. /Лек/	5	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	

1.6	Функционально полные системы логических элементов. Переход от структурной формулы к логической схеме и обратный переход. Нормальные и скобочные формы логических функций. /Ср/	5	12	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.7	Синтез логических схем /Тема/	5	0			
1.8	Структурный синтез логической схемы. Задачи минимизации. Минимизация логических функций с использованием карт Карно. Переход к заданному базису. Неполностью определенные функции. Системы логических функций. /Лек/	5	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.9	Структурный синтез логической схемы. Задачи минимизации. Минимизация логических функций с использованием карт Карно. Переход к заданному базису. Неполностью определенные функции. Системы логических функций. /Ср/	5	12	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.10	Изучение характеристик логических элементов ТТЛ /Лаб/	5	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.11	Элементы цифровых устройств /Тема/	5	0			

1.12	Основные функциональные и эксплуатационные характеристики цифровых элементов, методы их аналитического и экспериментального определения. Базовые логические элементы (ТТЛ, ТТЛШ, КМОП,): электрические схемы, кодирование и согласование уровней, логическое описание, характеристики (входные, выходные, передаточные), быстродействие, особенности применения. Понятие об элементах с тремя состояниями выхода и об элементах с открытым выходом. /Лек/	5	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.13	Основные функциональные и эксплуатационные характеристики цифровых элементов, методы их аналитического и экспериментального определения. Базовые логические элементы (ТТЛ, ТТЛШ, КМОП,): электрические схемы, кодирование и согласование уровней, логическое описание, характеристики (входные, выходные, передаточные), быстродействие, особенности применения. Понятие об элементах с тремя состояниями выхода и об элементах с открытым выходом. /Ср/	5	6	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.14	Изучение характеристик логических элементов КМОП /Лаб/	5	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.15	Типовые комбинационные схемы /Тема/	5	0			
1.16	Схемы контроля равнозначности кодов и сравнения. Дешифраторы и демультиплексоры. Мультиплексоры и мультиплексоры-демультиплексоры. Арифметические сумматоры. Шифраторы. Приоритетные шифраторы. Постоянные запоминающие устройства (ПЗУ), программируемые логические матрицы (ПЛИМ). Применение дешифратора для реализации системы логических функций.. Применение ПЗУ и ПЛИМ для реализации логических функций. /Лек/	5	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.17	Схемы контроля равнозначности кодов и сравнения. Дешифраторы и демультиплексоры. Мультиплексоры и мультиплексоры-демультиплексоры. Арифметические сумматоры. Шифраторы. Приоритетные шифраторы. Постоянные запоминающие устройства (ПЗУ), программируемые логические матрицы (ПЛИМ). Применение дешифратора для реализации системы логических функций. Применение ПЗУ и ПЛИМ для реализации логических функций. /Ср/	5	14	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	

1.18	Синтез комбинационных схем /Лаб/	5	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.19	Элементы последовательностных устройств /Тема/	5	0			
1.20	Триггерные устройства. Классификация. Асинхронные триггерные устройства. Синхронные одноступенчатые SR- и D-триггеры. Таблицы состояния, характеристические уравнения, таблицы возбуждения (словарь переходов). Двухступенчатые SR- и D-триггеры, JK-триггер, как усовершенствованный SR-триггер. Явление состязаний (гонок) в цифровых устройствах. Непроницаемые синхронные триггеры с динамическим управлением (структура трех SR-триггеров). Построение T-триггеров на основе JK- и D-триггеров. /Лек/	5	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.21	Явление состязаний (гонок) в цифровых устройствах. Непроницаемые синхронные триггеры с динамическим управлением (структура трех SR-триггеров). Построение T-триггеров на основе JK- и D-триггеров. /Ср/	5	12	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.22	Регистры и ОЗУ /Тема/	5	0			
1.23	Статические регистры. Регистровая память. Регистры сдвига. Оперативные запоминающие устройства (ОЗУ). Организация ОЗУ с произвольной выборкой. Характеристики ОЗУ. Сверхоперативные ОЗУ. /Лек/	5	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	

1.24	Статические регистры. Регистровая память. Регистры сдвига. Оперативные запоминающие устройства (ОЗУ). Организация ОЗУ с произвольной выборкой. Характеристики ОЗУ. Сверхоперативные ОЗУ. /Ср/	5	3	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.25	Счётчики /Тема/	5	0			
1.26	Счетчики импульсов. Классификация. Синтез последовательных и параллельных счетчиков на Т-, JK-, D-триггерах с произвольным коэффициентом счета. Анализ неиспользуемых состояний и обеспечение самовосстановления. Счетчики на сдвигающих регистрах. Счетчики (делители частоты импульсов) с переменным коэффициентом счета (деления). Генераторы числовых последовательностей. /Лек/	5	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.27	Счетчики импульсов. Классификация. Синтез последовательных и параллельных счетчиков на Т-, JK-, D-триггерах с произвольным коэффициентом счета. Анализ неиспользуемых состояний и обеспечение самовосстановления. Счетчики на сдвигающих регистрах. Счетчики (делители частоты импульсов) с переменным коэффициентом счета (деления). Генераторы числовых последовательностей. /Ср/	5	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
1.28	Синтез синхронных последовательностных устройств на ПЛИС /Лаб/	5	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
	Раздел 2. МИКРОПРОЦЕССОРЫ					
2.1	Принципы построения процессоров /Тема/	6	0			

2.2	Общая классификация встраиваемых микропроцессоров (МП). Характеристики МП и микропроцессорных БИС. Декомпозиция процессора на операционный и управляющий узлы (ОУ и УУ). Понятия микрооперации, микрокоманды, микропрограммы, микропрограммного автомата, микропрограммной памяти, управляющей программы. Описание работы ОУ на языке микроопераций. Способы построения УУ. Процессор с микропрограммным управлением. /Лек/	6	2	ОПК-5.1-З ОПК-5.1-У ОПК-5.1-В ОПК-7.1-З ОПК-7.1-У ОПК-7.1-В ОПК-7.2-З ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.3	Понятия микрооперации, микрокоманды, микропрограммы, микропрограммного автомата, микропрограммной памяти, управляющей программы. Описание работы ОУ на языке микроопераций. Способы построения УУ. Процессор с микропрограммным управлением. /Ср/	6	1	ОПК-5.1-З ОПК-5.1-У ОПК-5.1-В ОПК-7.1-З ОПК-7.1-У ОПК-7.1-В ОПК-7.2-З ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.4	Арифметические основы цифровой техники /Тема/	6	0			
2.5	Системы счисления. Позиционные системы счисления. Перевод чисел из одной системы счисления в другую. Представление эквивалентных чисел в разных системах счисления. Кодирование положительных и отрицательных чисел. Прямой, обратный и дополнительный коды. Изменение знака числа. Формы представления чисел в ЭВМ. Арифметические операции над числами с фиксированной запятой. Обеспечение истинности результатов арифметических операций. /Лек/	6	2	ОПК-5.1-З ОПК-5.1-У ОПК-5.1-В ОПК-7.1-З ОПК-7.1-У ОПК-7.1-В ОПК-7.2-З ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.6	Изменение знака числа. Формы представления чисел в ЭВМ. Арифметические операции над числами с фиксированной запятой. Обеспечение истинности результатов арифметических операций. /Ср/	6	2	ОПК-5.1-З ОПК-5.1-У ОПК-5.1-В ОПК-7.1-З ОПК-7.1-У ОПК-7.1-В ОПК-7.2-З ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.7	Архитектура МК51 (Intel8051) /Тема/	6	0			

2.8	Типовая схема операционного узла микропроцессоров МК51 (Intel8051). Выполнение арифметических и логических операций в ОУ. Взаимодействие ОУ и УУ. Физическая структура микроконтроллера МК51. Назначение физических выводов. Организация и адресация внутренней памяти. Назначение и характеристики внутренних узлов. Узел синхронизации. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.9	Назначение физических выводов. Организация и адресация внутренней памяти. Назначение и характеристики внутренних узлов. Узел синхронизации. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.10	Таймеры-счётчики. Последовательный порт /Тема/	6	0			
2.11	Узел таймеров-счётчиков. Управление таймерами-счётчиками. Режимы и функционирование таймеров-счётчиков. Узел последовательного порта стандарта USART. Управление последовательным портом. Режимы и функционирование последовательного порта. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.12	Узел последовательного порта стандарта USART. Управление последовательным портом. Режимы и функционирование последовательного порта. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.13	Прерывания. Режимы потребления /Тема/	6	0			

2.14	Управление режимами потребления МК51. Использование прерываний в МП-системах. Источники и типы прерываний. Программные и аппаратные прерывания. Управление прерываниями. Вектор прерывания. Последовательность событий при программных и аппаратных прерываниях. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.15	Управление прерываниями. Вектор прерывания. Последовательность событий при программных и аппаратных прерываниях. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.16	Система команд МК51 /Тема/	6	0			
2.17	Команды МК: основные понятия, классификация команд, мнемоническая форма записи. Программная модель МПС. Система команд МК. Состав, назначение и адресация логических объектов МК51. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.18	Система команд МК. Состав, назначение и адресация логических объектов МК51. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.19	Адресация операндов в командах МК51 /Тема/	6	0			

2.20	Основные способы адресации операндов в командах МК51. Особенности выполнения команд операций с битами, арифметических и логических операций, команд перехода /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.21	Основные способы адресации операндов в командах МК51. Особенности выполнения команд операций с битами, арифметических и логических операций, команд перехода /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.22	Архитектура и функционирование МП-системы /Тема/	6	0			
2.23	Понятие микропроцессорной системы. Функционально-модульный принцип построения МП-системы. Виды шин. Центральный процессор (ЦУ). Периферийные устройства (ПУ). Интерфейс. Варианты шинной организации. Трехшинная архитектура взаимодействия ЦУ и ПУ. МПС с преобразованием числа шин. Функционирование МП-системы: машинный цикл, командный цикл, выполнение программы, длительность выполнения программы. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.24	Функционирование МП-системы: машинный цикл, командный цикл, выполнение программы, длительность выполнения программы. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.25	Изучение принципа работы и характеристик ЦАП /Лаб/	6	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	

2.26	Минимальная конфигурация МП-системы на базе МК КР1830ВЕ31 /Тема/	6	0			
2.27	Минимальная конфигурация МП-системы на базе МК КР1830ВЕ31. Адресация внешней памяти и портов. Подключение шин. Реализация и функционирование памяти программ (ПЗУ), памяти данных (ОЗУ), портов ввода-вывода, таймера в БИС КР1821РФ55, КР1821РУ55. Управление режимами портов и таймера. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.28	Подключение шин. Реализация и функционирование памяти программ (ПЗУ), памяти данных (ОЗУ), портов ввода-вывода, таймера в БИС КР1821РФ55, КР1821РУ55. Управление режимами портов и таймера. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.29	МП-система на базе МК PCA87C552 (Philips) /Тема/	6	0			
2.30	Особенности архитектуры МП-системы на базе специализированного МК PCA87C552 (Philips). Ядро 8051, память программ, память данных. Периферийные функциональные узлы: дополнительные параллельные порты, таймер процессорного времени, регистры событий, схемы формирования внешних управляющих сигналов по числовому временному порогу, таймер Watchdog, АЦП, последовательный порт стандарта I2C. ЦАП с ШИМ, с матрицей R-2R. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.31	Периферийные функциональные узлы: дополнительные параллельные порты, таймер процессорного времени, регистры событий, схемы формирования внешних управляющих сигналов по числовому временному порогу, таймер Watchdog, АЦП, последовательный порт стандарта I2C. ЦАП с ШИМ, с матрицей R-2R. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	

2.32	Изучение принципа работы и характеристик АЦП. Таймеры-счётчики. /Лаб/	6	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.33	Микропроцессоры с архитектурой RISC /Тема/	6	0			
2.34	Концепция RISC в архитектуре МК (на примере PIC-микроконтроллеров Microchip). Сопоставление с архитектурой CISC. Гарвардская архитектура. Быстродействие. Система команд. Состав, характеристики и применение RISC МК: 12-разрядного базового семейства (PIC16C5х); 14-разрядного семейства (PIC16C6х/7х/8х); 16-разрядного высокопроизводительного семейства (PIC17Cxx); 16-разрядного высокопроизводительного семейства для распределённых сетей управления (PIC18Cxx). /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.35	Состав, характеристики и применение RISC МК: 12-разрядного базового семейства (PIC16C5х); 14-разрядного семейства (PIC16C6х/7х/8х); 16-разрядного высокопроизводительного семейства (PIC17Cxx); 16-разрядного высокопроизводительного семейства для распределённых сетей управления (PIC18Cxx). /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.36	АЦП и ЦАП для систем ЦОС. /Тема/	6	0			
2.37	АЦП и ЦАП для систем ЦОС. АЦП последовательного приближения. Сигма-дельта АЦП. Повышение показателя SNR путём избыточной дискретизации, цифровой фильтрации и децимации. Параллельные, конвейерные, каскадные АЦП. Структуры и алгоритмы работы ЦАП. Различия между микроконтроллерами, микропроцессорами и цифровыми сигнальными процессорами (ЦСП) /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	

2.38	Параллельные, конвейерные, каскадные АЦП. Структуры и алгоритмы работы ЦАП. Различия между микроконтроллерами, микропроцессорами и цифровыми сигнальными процессорами (ЦСП) /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.39	Разработка и программирование алгоритма. Ассемблирование, компоновка и отладка программы /Лаб/	6	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.40	Алгоритмы ЦОС и особенности архитектуры ЦСП /Тема/	6	0			
2.41	Требования, предъявляемые к ЦСП. Быстрое выполнение арифметических операций. Повышенная точность. Одновременная выборка двух операндов. Циклические буферы. Организация циклов с автоматической проверкой условий. Ядро 16-разрядных ЦСП с фиксированной точкой семейства ADSP-21xx.. Шины. Вычислительные блоки (АЛУ, МАС, сдвигатели). Адресные генераторы и устройство управления последовательностью выполнения команд /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.42	Ядро 16-разрядных ЦСП с фиксированной точкой семейства ADSP-21xx.. Шины. Вычислительные блоки (АЛУ, МАС, сдвигатели). Адресные генераторы и устройство управления последовательностью выполнения команд /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.43	Архитектура процессоров серии ADSP-2181 /Тема/	6	0			

2.44	Встроенные средства периферии процессоров семейства ADSP-21xx (интерфейс памяти, последовательные порты, прямой доступ к внутренней памяти процессора, режим пониженного энергопотребления). Архитектура процессоров серии ADSP-2181. Технические характеристики. Системный интерфейс. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.45	Архитектура процессоров серии ADSP-2181. Технические характеристики. Системный интерфейс. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.46	ЦСП с плавающей точкой /Тема/	6	0			
2.47	Сравнение арифметики с плавающей и фиксированной точкой. Цифровые сигнальные процессоры с плавающей точкой SHARC компании Analog Devices: модифицированная Гарвардская архитектура, ключевые особенности процессора SHARC, скоростные характеристики. /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.48	Цифровые сигнальные процессоры с плавающей точкой SHARC компании Analog Devices: модифицированная Гарвардская архитектура, ключевые особенности процессора SHARC, скоростные характеристики. /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.49	Программирование и отладка МП-систем /Тема/	6	0			

2.50	Понятие технологии программирования. Современные технологии программирования. Стандартная форма представления программ. Средства разработки и отладки программ на языке ассемблера. Средства совместной отладки аппаратной и программной частей МП-системы. Внутрисхемные эмуляторы /Лек/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.51	Средства совместной отладки аппаратной и программной частей МП-системы. Внутрисхемные эмуляторы /Ср/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
2.52	Изучение алгоритма функционирования и программы цифрового фильтра /Лаб/	6	4	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
	Раздел 3. Работа с курсовым проектом					
3.1	Практическая подготовка и работа над курсовым проектом /Тема/	7	0			
3.2	1) Цифровой фильтр (нижних частот). 2) Цифровой фильтр (верхних частот). 3) Цифровой фильтр (полосовой). 4) Цифровой фильтр (режекторный). 5) Цифровой фильтр (фазовое звено). 6) Цифровой фильтр (фазовый корректор). 7) Медианный фильтр. /Пр/	7	8	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	

3.3	Самостоятельная работа /Ср/	7	3,3	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
	Раздел 4. Промежуточная аттестация					
4.1	Подготовка к экзамену или иная контактная работа /Тема/	7	0			
4.2	Подготовка к зачету /Зачёт/	5	8,75	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
4.3	Прием зачета /ИКР/	5	0,25	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В		
4.4	Консультация перед экзаменом /Кнс/	6	2	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
4.5	Прием экзамена /ИКР/	6	0,35	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В		

4.6	Защита курсового проекта /ИКР/	7	0,55	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В		
4.7	Подготовка к экзамену /Экзамен/	6	26,65	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
4.8	Выполнение и оформление пояснительной записки курсового проекта /КП/	7	8,45	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	
4.9	Письменная работа на курсе /КПКР/	7	15,7	ОПК-5.1-3 ОПК-5.1-У ОПК-5.1-В ОПК-7.1-3 ОПК-7.1-У ОПК-7.1-В ОПК-7.2-3 ОПК-7.2-У ОПК-7.2-В	Л1.1 Л1.2Л2.1 Л2.2 Л2.3 Л2.4 Л2.5 Л2.6 Л2.7 Л2.8 Л2.9 Л2.10 Л2.11 Л2.12 Л2.13 Л2.14 Л2.15 Л2.16 Л2.17Л3.1 Л3.2 Л3.3 Л3.4	

5. ОЦЕНОЧНЫЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)

Оценочные материалы приведены в приложении к рабочей программе дисциплины (см. документ "Оценочные материалы по дисциплине "Цифровые устройства и микропроцессоры").

6. УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)

6.1. Рекомендуемая литература

6.1.1. Основная литература

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
---	---------------------	----------	-------------------	-------------------------

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л1.1	Одинец, А. И., Семенов, К. В., Квачев, М. А., Куртаков, В. М.	Цифровые устройства и микропроцессоры : учебное пособие	Омск: Омский государственный технический университет, 2021, 80 с.	978-5-8149-3318-8, https://www.iprbookshop.ru/124895.html
Л1.2	Бондарь А. А., Литвинов С. В.	Цифровые устройства и микропроцессоры : методические указания по выполнению курсовой работы	Москва: РТУ МИРЭА, 2023, 34 с.	, https://e.lanbook.com/book/398318
6.1.2. Дополнительная литература				
№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л2.1	Лобов Е. М., Терешонок М. В.	Учебно-методическое пособие и задания на курсовое проектирование по дисциплине Цифровые устройства и микропроцессоры	Москва: Московский технический университет связи и информатики, 2015, 36 с.	2227-8397, http://www.iprbookshop.ru/63371.html
Л2.2	Сальников Н.И.	Микроконтроллеры 8051 в устройствах управления радиоэлектронных приборов : Учеб.пособие	Рязань, 1999, 76с.	5-7722-0091-7, 1
Л2.3	Угрюмов Е.П.	Цифровая схемотехника : Учеб.пособие для студ.	СПб.:БХВ-Санкт-Петербург, 2000, 518с.	5-8206-0100-9, 1
Л2.4	Солонина А.И., Улахович Д.А., Яковлев Л.А.	Алгоритмы и процессоры цифровой обработки сигналов : Учеб.пособие для вузов	СПб.:БХВ-Петербург, 2001, 454с.	5-94157-065-1, 1
Л2.5	Каспер Э.	Программирование на языке Ассемблера для микроконтроллеров семейства i8051	М.:Горячая линия-Телеком, 2003, 191с.	5-93517-104-X, 1
Л2.6		Схемотехника электронных систем.Цифровые устройства	СПб.:БХВ-Петербург, 2004, 512с.	5-94157-466-5, 1
Л2.7	Баев Б.П.	Микропроцессорные системы бытовой техники : Учеб.	М.:Горячая линия-Телеком, 2005, 480с.	5-93517-196-1, 1
Л2.8	Сальников Н.И.	Цифровые устройства и микропроцессоры : метод. указ. к курс. проекту	Рязань, 2008, 52с.	, 1
Л2.9	Кениг А., Кениг М.	Полное руководство по PIC-микроконтроллерам PIC18, PIC10F, rPIC	Киев: МК Пресс, 2007, 253с.; CD-ROM	966-8806-21-2, 1

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л2.10	Сажнев А. М.	Цифровые устройства и микропроцессоры : учебное пособие	Новосибирск: Новосибирский государственный аграрный университет, 2015, 159 с.	2227-8397, http://www.iprbookshop.ru/80399.html
Л2.11	Сальников Н.И.	Элементы и функциональные узлы комбинационных и последовательностных устройств : Методические указания	Рязань: РИЦ РГРТУ, 2004,	, https://elibrsr.eu.ru/ebs/download/134
Л2.12	Соколов Ю.П.	Микроконтроллеры семейства MCS-51: Архитектура, программирование, отладка : Учебное пособие	Рязань: РИЦ РГРТУ, 2002,	, https://elibrsr.eu.ru/ebs/download/270
Л2.13	Сальников Н.И.	Реализация алгоритмов БПФ на цифровых сигнальных процессорах : Методические указания	Рязань: РИЦ РГРТУ, 2011,	, https://elibrsr.eu.ru/ebs/download/1515
Л2.14	Сальников Н.И.	Цифровые устройства и микропроцессоры. Ч.1. Логические элементы и комбинационные схемы : Методические указания	Рязань: РИЦ РГРТУ, 2014,	, https://elibrsr.eu.ru/ebs/download/1516
Л2.15	Сальников Н.И.	Цифровые устройства и микропроцессоры. Ч.2. ЦАП, АЦП, цифровые модули и устройства : Методические указания	Рязань: РИЦ РГРТУ, 2017,	, https://elibrsr.eu.ru/ebs/download/1517
Л2.16	Соколов Ю.П.	Синтез цифровых устройств на ПЛИС : Методические указания	Рязань: РИЦ РГРТУ, 2005,	, https://elibrsr.eu.ru/ebs/download/1781
Л2.17	Сальников Н.И.	Цифровые устройства и микропроцессоры : Метод.указ.к курс.работе	Рязань, 1990, 32с.	, 1

6.1.3. Методические разработки

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
Л3.1	Сальников Н.И.	Цифровые устройства и микропроцессоры : Методические указания	Рязань: РИЦ РГРТУ, 2008,	, https://elibrsr.eu.ru/ebs/download/1513
Л3.2	Соколов Ю.П.	Синтез цифровых устройств на ПЛИС : Метод.указ.к лаб.работам	Рязань, 1994, 28с	, 1
Л3.3	Сальников Н.И.	Элементы и функциональные узлы комбинационных и последовательностных устройств : Метод.указ.к самост.работе и индивид.занятиям	Рязань, 2004, 44с.	, 1

№	Авторы, составители	Заглавие	Издательство, год	Количество/название ЭБС
ЛЗ.4	Соколов Ю. П.	Микроконтроллеры семейства MCS-51: Архитектура, программирование, отладка : учебное пособие	Рязань: РГРТУ, 2002, 72 с.	5-7722-0200-6, https://e.lanbook.com/book/167958
6.3 Перечень программного обеспечения и информационных справочных систем				
6.3.1 Перечень лицензионного и свободно распространяемого программного обеспечения, в том числе отечественного производства				
Наименование		Описание		
Micro-Cap 8		Свободное ПО		
6.3.2 Перечень информационных справочных систем				
6.3.2.1	Информационно-правовой портал ГАРАНТ.РУ http://www.garant.ru			
6.3.2.2	Система КонсультантПлюс http://www.consultant.ru			
6.3.2.3	Справочная правовая система «КонсультантПлюс» (договор об информационной поддержке №1342/455-100 от 28.10.2011 г.)			

7. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ (МОДУЛЯ)	
1	525 Лабораторный корпус.. Учебная аудитория для проведения занятий лекционного и семинарского типа, групповых и индивидуальных консультаций, текущего контроля и промежуточной аттестации. Специализированная мебель (56 посадочных мест), магнитно-маркерная доска. 1 интерактивный комплект T82/IN124Sta/WTN140-доска IQ Board DVT T082+проектор Infocus IN124STA. ПК: Intel Core i5 /8Gb. Возможность подключения к сети Интернет и обеспечением доступа в электронную информационно-образовательную среду РГРТУ
2	501 лабораторный корпус. Учебная аудитория для проведения учебных занятий Специализированная мебель (37 посадочных мест) ПК: Intel Celeron CPVJ1800 – 25 шт. Возможность подключения к сети Интернет и обеспечением доступа в электронную информационно-образовательную среду РГРТУ
3	423 А Лабораторный корпус. учебная лаборатория для проведения занятий лекционного и семинарского типа, групповых и индивидуальных консультаций, для проведения самостоятельной работы обучающихся Специализированная мебель (18 посадочных мест), ПК: Intel Pentium Dual/3,24Gb – 1 шт. 1 мультимедийный проектор 1800 Ansi, экран, магнитно-маркерная доска. Компьютерная техника с возможностью подключения к сети «Интернет» и обеспечением доступа в электронную информационно-образовательную среду.

8. МЕТОДИЧЕСКИЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)
Методические указания по освоению дисциплины "Цифровые устройства и микропроцессоры" представлены в приложении к рабочей программе дисциплины.

Оператор ЭДО ООО "Компания "Тензор"

ДОКУМЕНТ ПОДПИСАН ЭЛЕКТРОННОЙ ПОДПИСЬЮ

ПОДПИСАНО
ЗАВЕДУЮЩИМ
КАФЕДРЫ

ФГБОУ ВО "РГРТУ", РГРТУ, Кошелев Виталий
Иванович, Заведующий кафедрой РТС

27.12.24 19:11 (MSK)

Простая подпись

ПОДПИСАНО
ЗАВЕДУЮЩИМ
ВЫПУСКАЮЩЕЙ
КАФЕДРЫ

ФГБОУ ВО "РГРТУ", РГРТУ, Кошелев Виталий
Иванович, Заведующий кафедрой РТС

27.12.24 19:11 (MSK)

Простая подпись

ПОДПИСАНО ЗАМ.
НАЧАЛЬНИКОМ УРОП

ФГБОУ ВО "РГРТУ", РГРТУ, Галицына Марина
Александровна, Заместитель начальника УРОП

28.12.24 08:48 (MSK)

Простая подпись